基於Eastsoft HR7P179的脈衝水位檢測電路
當前具有更高整體效率的電子系統需要更高的功率密度，這為非隔離負載點穩壓器(niPOL) 帶來了大量變革。為了提高整體系統效率，設計人員選擇避免多級轉換，以獲得他們所需要的穩壓負載點電壓。
電源行業通過對niPOL進行多項技術升級來應對這一挑戰。過去幾年，行業已經看到器件封裝、半導體集成和MOSFET技術的顯著進步，這帶來了高度集成的緊湊解決方案。
在過去幾年對niPOL的各種改變中，對電源鏈拓撲本身的改變最少。顯然，我們不僅看到了電流模式控制、模擬電流模式控制和數位控制等各種控制拓撲，而且還看到了同步整流和自我調整驅動器等功率級的改進。
硬開關降壓穩壓器拓撲本身極大地制約了寬動態工作範圍內功率密度的改進。為了縮小電源系統的尺寸，您必須縮小其重要元件的尺寸。實現這一目標的最佳途徑就是提高開關頻率，但這有難度。在使用硬開關技術的情況下提高開關頻率，就像增大漏水大壩的規模一樣。這其中有3項根本性的挑戰：
1.硬開關：由於高電壓加在主高側開關上，瞬間流過大電流所產生的與工作頻率以及工作電壓相關的開關損耗是寬動態範圍內工作的直接障礙。具有更優異開關速率品質因數(FOM)的新一代 MOSFET 技術應支援更快開關。快速開關有著其自己的問題;硬開關(甚至快速開關)往往會帶來開關節點的尖峰及振鈴以及必須解決的 EMI 和柵極驅動器的可靠性問題。這些問題在更高電壓及頻率下會被放大，
2.體二極體傳導：同步開關體二極體傳導不利於高效率，會限制開關頻率的最高水準。在高側開關開啟前和同步 MOSFET 關斷後，同步開關體二極體一般具有一些傳導時間。
3.柵極驅動損耗：在高頻率下開關 MOSFET，會導致更高的柵極驅動損耗。
1.模擬模型
圖 1 是典型常規降壓拓撲的示意圖以及相關寄生電感。
圖 1常規降壓拓撲
假定轉換器設計工作輸入電壓為36 V，並在8 A滿負載電流下降壓至12 V。模擬分別使用2 µH電感和1 µH電感在650 kHz和1.3MHz下運行。MOSFEET的導通電阻為10 mohm。4個寄生電感針對Lsh設置為300 pH，而針對其它電感值則設置為100pH。寄生值主要根據與電源系統級封裝(PSiP)電源設計概念有關的可用封裝技術及佈局方法確定。柵極驅動器使用4 ohm源極電阻最小化響聲，使用1 ohm汲極電阻為高側驅動器實現更快的關閉，而在這兩種情況下，則為低側驅動器使用1 ohm源極及汲極電阻。
2.硬開關
圖2是高側MOSFET Q1相對於VS節點電壓及電流波形(Q1(綠色)、Q2(紅色)和輸出電感 Lout(藍色))的瞬態功耗的模擬結果。
圖2 650 kHz模擬(500 ns/div)
模擬結果說明開啟損耗極高，關斷損耗相對較低。兩者之間是MOSFET RDS(on)主導的損耗，非常低。過去幾年，MOSFET RDS(on)得到了顯著改善。在大部分當前設計中，傳導損耗很低，更容易管理。在整個開關週期綜合瞬態功耗時發現，高側MOSFEET在650kHz下的平均功耗為1.5 W，其中 0.24 W為傳導損耗、0.213 W為關斷損耗、1.047 W為開啟損耗。總損耗的主要來源是Q1開啟損耗。
圖3是高側MOSFET Q1開啟(包括開啟前沿部分)前的快照。低側MOSFET Q2的關斷和Q1的開啟之間有30 ns的死區時間。這一死區時間的作用是確保開啟時不會發生MOSFET的交叉傳導。因此，體二極體必須必須在死區時間內向電感續流。Q2的體二極體這段時間為正向偏置，電荷貯存在二極體的PN結中。在二極體能阻止反向電壓之前，必須清空該電荷。這個過程被稱為反向恢復。
在圖3中，Q1的漏-源電壓極高，接近VIN(受佈局的寄生電感影響)，同時也有極大電流流入Q2的體二極體。Q1必須消耗Q2體二極體的反向恢復電荷，同時還暴露在幾乎全部輸入電壓下，因此峰值功率極大。高側MOSFET源極電感Lsh對這一狀況幫助不大。開啟時，因其間的反向恢復電流壓降，該電感會從MOSFET帶走柵極驅動。該壓降處於錯誤的方向，使得源電壓相對於柵極電壓有所上升，而此時驅動器正在努力克服開啟的米勒效應。這會導致在米勒區更長的時間週期以及高側MOSFET及驅動器更高的功耗。因此，在Q2體二極體恢復並能阻止電壓之前，高側MOSFET無法進入低電阻區。在峰值恢復電流達到其最大值後的複合時間內，Q2的體二極體同時承受著反向電流及反向電壓，因此其中會有功耗。在複合完成後，體二級管中就沒有功耗了。
圖3 650 kHz模擬20 ns/div反向恢復效果
加速柵極驅動可輕微降低高側MOSFET中的功耗。不過加速柵極驅動，Q1會以更快速度通過線性區，這會通過注入更大反向恢復電流，讓Q2的體二極體更快反向恢復。由於寄生電感中貯存有能量，這會使VS節點更快上升。圖4是我們650kHz模擬的柵極驅動以及Lsh從200 pH增大到500 pH對Q1驅動的影響。(注意：在 VS 上升的過程中，Q2 上會出現凸塊。)因Q2的米勒電容和VS節點的dv/dt問題，該凸塊會Q2的柵極驅動器耦合。不難想像加速Q1驅動的影響。更快的dv/dt不僅會在Q2的柵極上造成更大凸塊，而且還會帶來更大的響聲。如果Q2是支持低柵極閾值的低壓器件，Q2可能回導通，導致週期性☆禁☆交叉傳導。這一交叉傳導可能具有破壞性，也可能沒有，但肯定會降低效率。此外，寄生電感中貯存的較大能量還可能會導致MOSFET上的電壓過高，甚至可能需要掐斷耗散。
圖4 將Lsh提升至500 pH，對650 kHz模擬20 ns/div柵極驅動的影響
3.更高頻的工作
接下來使用較小的輸出電感器，在兩倍開關頻率下再度運行常規降壓模擬模型，以維持基本不變的峰值電流。對模型不做其它修改。1.3 MHz時，高側MOSFET的總模擬損耗增大至2.73 W。
與650 kHz模擬相比，開關損耗均提高1倍。Q1中的RMS開關電流保持不變，因此傳導損耗沒有發生很大的變化。
如果只考慮Q1中的損耗，開關頻率提高1倍會導致至少1.2%的效率降低。如果轉換比例更大，對效率的影響還會大幅增加。這些結果說明，這並不是縮小尺寸、提高功率的最好方法。要縮小電源解決方案的尺寸並仍然提供有意義的輸出功率能力，必須解決開關損耗問題，實現更高的開關頻率。
4.ZVS拓撲
圖5是ZVS降壓拓撲的原理圖。從原理圖上看，除了在輸出電感器上跨接一個額外的鉗位元開關外，它與常規降壓穩壓器完全相同。增加鉗位元開關的目的是讓輸出電感器中貯存的能量能夠用於執行零電壓開關。
圖5 ZVS降壓拓撲
圖6 ZVS降壓時序示意圖
ZVS降壓拓撲基本有三大狀態，它們被定義為Q1導通階段、Q2導通階段和鉗位階段。要瞭解零電壓開關的工作原理，您必須假定在諧振過渡後Q1在近乎零電壓下開啟。在D-S電壓接近零時，Q1在零電流下開啟。MOSFET和輸出電感器中的電流會慢慢升高，直至由Q1導通時間、電感器間電壓和電感器值共同決定的峰值電流。在Q1導通階段，電能存儲在輸出電感器中，而電荷則提供給輸出電容器。標黃的區域顯示的是對應於Q1導通階段的等效電路及電流。在Q1導通階段，Q1的功耗由MOSFET導通電阻主導，開關損耗近可忽略。
接下來，在不足10 ns的極短體二極體導通時間後，Q1會迅速關斷。該體二極體傳導時間所增加的功耗可以忽略。在體二極體電流換向時，Q1會發生與峰值電感器電流成比例的關斷損耗。接著Q2會開啟，而且貯存在輸出電感器中的能量會提供給負載和輸出電容器。在電感器電流下降到零時，同步MOSFETQ2會保持導通，直至將一些能量存儲在輸出電容器的輸出電感器中為止。這表現為電感器電流略變為負。Q2導通階段及等效電路會出現在藍色陰影區。
在控制器確定電感器中貯存有足夠的能量後，同步MOSFET會關斷，鉗位元開關會開啟，從而會將VS節點鉗至VOUT。鉗位元開關不僅可將輸出電感器電流與輸出隔離開來，同時還能夠近乎無損耗地以電流方式迴圈貯存的能量。在鉗位時間段裡(極短)，輸出由輸出電容器提供。
在鉗位元階段結束時，鉗位元開關斷開。輸出電感器中存儲的能量會與Q1及Q2輸出電容的並行組合諧振，導致VS節點電壓諧振到VIN的幅值。這種振鈴會為Q1的寄生輸出電容放電，減少Q2的寄生米勒電荷並為Q2的寄生輸出電容充電。這允許Q1在VS節點接近VIN時，無損開啟。包括諧振過渡和等效電路在內的鉗位元工作階段顯示為綠色區域。這裡需要指出的是，當鉗位元開關導通時，電流按粉色電流環路迴圈;當鉗位元開關斷開時，電流則按紅色箭頭流動。
這一拓撲採用多種重要方式解決了之前所述的局限性問題：
1.只要有鉗位階段，就沒有在高側MOSFET開啟前需要高反向恢復電流的體二極體導通。
2.開啟損耗基本完全消除。
3.高側MOSFET柵極驅動不受寄生電感Lsh的影響。由於ZVS的作用以及無開啟電流衝擊，高側MOSFET開啟時消除了米勒效應。這有助於縮小高側柵極驅動器的尺寸，並減少功耗。高側MOSFET的開啟速度不必特別快，可實現平穩的波形和更低的雜訊。
5.比較模擬
圖7是使用之前寄生電感值的ZVS降壓拓撲的原理圖。模擬仍然運行相同的36 V至12 V穩壓器(工作電流為8 A，頻率為1.3 MHz)，以便將高側MOSFET的功耗與之前設計進行比較。ZVS降壓使用230 nH電感器和與之前模擬相同的MOSFET及柵極驅動器特徵。
圖7帶寄生電感的ZVS降壓
圖8是工作頻率為1.3 MHz的ZVS降壓拓撲的模擬結果以及相對應的高側MOSFETQ1的瞬態功率曲線。含開關損耗及傳導損耗的平均功耗在高側MOSFET中為1.33 W，甚至低於工作在一半開關頻率下並使用較大電感器的常規穩壓器。在兩種設計都以1.3 MHz模擬時，高側MOSFET的功耗降低更加明顯，即1.37 W。從圖8的功耗曲線可以看出，開啟損耗近乎為零，開啟時Q1中沒有大電流尖峰。在Q1開啟前沒有體二極體傳導，沒有反向恢復效應，包括Q2體二極體中的反向恢復損耗。
該圖是諧振過渡ZVS功能，包括MOSFET(Q1和Q2)輸出電容(與Lout有響聲)的並行組合。而且還可以看到，Q1的開啟並非準確地發生在零電壓位置上。使用Q1兩端一些殘餘的電壓開關它，一般可實現最佳整體效率，從而可減少鉗位元階段需要迴圈的存儲能量的數量。需要做出綜合權衡，看是要最小化與鉗位階段有關的損耗，還是要通過在確切零電壓下開關Q1來實現省電。柵極驅動器開啟損耗還因去除ZVS功能所致的米勒電荷而降低。驅動器不必為Q1的G-D電容放電，因此高側驅動器中的損耗會降低。此外，高側驅動器不必在開啟時與寄生電感Lsh對抗，因為該驅動器在開啟時提供較少的電荷，而且Lsh中沒有存儲能源的大電流衝擊。
圖8 ZVS降壓模擬波形
圖9是在24VIN至2.5VOUT(9.6:1)10A設計中，電流同類競爭硬開關解決方案與ZVS降壓拓撲之間的性能差異。滿負載效率差異接近6.5%(輕負載效率也有明顯差異)，因此9 A測量點上功耗降幅超過52%。
圖9 ZVS 降壓 9.6:1步降24 V～2.5 V(10 A 時)性能與同類競爭解決方案的比較
6.其它優勢
基於ZVS降壓拓撲與Picor的高性能矽晶片控制器架構的集成，開發出了PI33XX系列寬輸入範圍DC-DC穩壓器。該DC-DC解決方案由10 mm x 14 mm SiP構成，包含只需外加一顆款輸出電感器和幾顆陶瓷電容器便能形成完整電源系統的所有電路。高開關頻率允許使用極小的電感器。整個解決方案不僅尺寸(25 mm x 21.5 mm)小於同類競爭集成解決方案，同時還能以98%的峰值效率提供高達120 W的輸出功率。PI33XX的最短導通時間是20 ns，從36 V輸入向10 A負載點提供1 V輸出，不僅效率超過86%，而且在從1 V到15 V的整個輸出電壓範圍內，輸出電流沒有任何減少。
高級矽晶片與ZVS降壓拓撲的完美結合，除帶來寬輸入範圍和高效率外，還可帶來一些其它優勢。因為ZVS拓撲對控制增益斜率為-1、相移為90度的輸出傳輸功能具有與生俱來的穩定性，在高頻率開關的協助下，可實現頻寬極大的回饋環路。PI33XX無需外部補償(儘管可以添加一些)。閉環交叉頻率一般為100 kHz，有55度相位裕度和20 dB的增益裕度。高閉環增益和小輸出電感器允許閉環輸出阻抗在寬頻率範圍內為低。這會導致極快的瞬態回應，在使用適度陶瓷輸出電容值時恢復時間在20至30 µs之間，不需要其它大型存儲電容器輔助。極為精確的輸入前饋方法有助於誤差放大器輸出電壓準確反映輸出負載需求。這有助於執行極為簡單的電流共用方法，通過並聯Si增大輸出功率。只需單獨連接每個PI33XX誤差放大器，便可準確並聯均流。如果使用者希望各個單元彼此追蹤、一起同步，也可進行更多連接。
使用交錯方式並聯多達6個類似模型，既可同步PI33XX。PI33XX具有近乎理想的同步整流器驅動，允許高側MOSFET關斷與同步MOSFET開啟間不到10納秒的體二極體換向時間。這有助於降低高側MOSFET的關斷損耗和體二極體的傳導損耗。除了高負載下的高效率優勢外，PI33XX還使用極高效率的偏置系統和脈衝跳頻模式，可實現優異的輕負載效率。見圖9。
7.靈活性
使用零電壓開關的高性能矽晶片控制器架構能應用於升壓拓撲及升降壓拓撲等其它拓撲，只需重新排列電源開關，就能實現類似的優勢。事實上，這將在高效率及更高輸入電壓下實現電源轉換的任意組合，同時還可提供低開關損耗、高功率輸送量並縮小解決方案尺寸。
結論
ZVS降壓拓撲可作為一種在不降低功率輸送量的情況下縮小所需尺寸的方法。所介紹的名為PI33XX的新產品，不僅使用Picor高性能矽晶片控制器架構，而且還包含在高功率輸送量和高效率下實現寬輸入範圍(8～36 V)至各項輸出(1、2.5、3.3、5、12和15V等)所需的各種特性。另外，相同的高性能矽晶片控制器架構也能用於一般使用升壓或升降壓拓撲完成的硬開關應用，這可顯著提高功率輸送量和功率密度。
作者：C.R.Swartz Vicor 公司 Picor 半導體解決方案首席工程師
並在8 A滿負載電流下降壓至12 V。模擬分別使用2 µH電感和1 µH電感在650 kHz和1.3MHz下運行。MOSFEET的導通電阻為10 mohm。4個寄生電感針對Lsh設置為300 pH，而針對其它電感值則設置為100pH。寄生值主要根據與電源系統級封裝(PSiP)電源設計概念有關的可用封裝技術及佈局方法確定。柵極驅動器使用4 ohm源極電阻最小化響聲，使用1 ohm汲極電阻為高側驅動器實現更快的關閉，而在這兩種情況下，則為低側驅動器使用1 ohm源極及汲極電阻。2.硬開關
圖2是高側MOSFET Q1相對於VS節點電壓及電流波形(Q1(綠色)、Q2(紅色)和輸出電感 Lout(藍色))的瞬態功耗的模擬結果。
圖2 650 kHz模擬(500 ns/div)
模擬結果說明開啟損耗極高，關斷損耗相對較低。兩者之間是MOSFET RDS(on)主導的損耗，非常低。過去幾年，MOSFET RDS(on)得到了顯著改善。在大部分當前設計中，傳導損耗很低，更容易管理。在整個開關週期綜合瞬態功耗時發現，高側MOSFEET在650kHz下的平均功耗為1.5 W，其中 0.24 W為傳導損耗、0.213 W為關斷損耗、1.047 W為開啟損耗。總損耗的主要來源是Q1開啟損耗。
圖3是高側MOSFET Q1開啟(包括開啟前沿部分)前的快照。低側MOSFET Q2的關斷和Q1的開啟之間有30 ns的死區時間。這一死區時間的作用是確保開啟時不會發生MOSFET的交叉傳導。因此，體二極體必須必須在死區時間內向電感續流。Q2的體二極體這段時間為正向偏置，電荷貯存在二極體的PN結中。在二極體能阻止反向電壓之前，必須清空該電荷。這個過程被稱為反向恢復。
在圖3中，Q1的漏-源電壓極高，接近VIN(受佈局的寄生電感影響)，同時也有極大電流流入Q2的體二極體。Q1必須消耗Q2體二極體的反向恢復電荷，同時還暴露在幾乎全部輸入電壓下，因此峰值功率極大。高側MOSFET源極電感Lsh對這一狀況幫助不大。開啟時，因其間的反向恢復電流壓降，該電感會從MOSFET帶走柵極驅動。該壓降處於錯誤的方向，使得源電壓相對於柵極電壓有所上升，而此時驅動器正在努力克服開啟的米勒效應。這會導致在米勒區更長的時間週期以及高側MOSFET及驅動器更高的功耗。因此，在Q2體二極體恢復並能阻止電壓之前，高側MOSFET無法進入低電阻區。在峰值恢復電流達到其最大值後的複合時間內，Q2的體二極體同時承受著反向電流及反向電壓，因此其中會有功耗。在複合完成後，體二級管中就沒有功耗了。
圖3 650 kHz模擬20 ns/div反向恢復效果
加速柵極驅動可輕微降低高側MOSFET中的功耗。不過加速柵極驅動，Q1會以更快速度通過線性區，這會通過注入更大反向恢復電流，讓Q2的體二極體更快反向恢復。由於寄生電感中貯存有能量，這會使VS節點更快上升。圖4是我們650kHz模擬的柵極驅動以及Lsh從200 pH增大到500 pH對Q1驅動的影響。(注意：在 VS 上升的過程中，Q2 上會出現凸塊。)因Q2的米勒電容和VS節點的dv/dt問題，該凸塊會Q2的柵極驅動器耦合。不難想像加速Q1驅動的影響。更快的dv/dt不僅會在Q2的柵極上造成更大凸塊，而且還會帶來更大的響聲。如果Q2是支持低柵極閾值的低壓器件，Q2可能回導通，導致週期性☆禁☆交叉傳導。這一交叉傳導可能具有破壞性，也可能沒有，但肯定會降低效率。此外，寄生電感中貯存的較大能量還可能會導致MOSFET上的電壓過高，甚至可能需要掐斷耗散。
圖4 將Lsh提升至500 pH，對650 kHz模擬20 ns/div柵極驅動的影響
3.更高頻的工作
接下來使用較小的輸出電感器，在兩倍開關頻率下再度運行常規降壓模擬模型，以維持基本不變的峰值電流。對模型不做其它修改。1.3 MHz時，高側MOSFET的總模擬損耗增大至2.73 W。
與650 kHz模擬相比，開關損耗均提高1倍。Q1中的RMS開關電流保持不變，因此傳導損耗沒有發生很大的變化。
如果只考慮Q1中的損耗，開關頻率提高1倍會導致至少1.2%的效率降低。如果轉換比例更大，對效率的影響還會大幅增加。這些結果說明，這並不是縮小尺寸、提高功率的最好方法。要縮小電源解決方案的尺寸並仍然提供有意義的輸出功率能力，必須解決開關損耗問題，實現更高的開關頻率。
4.ZVS拓撲
圖5是ZVS降壓拓撲的原理圖。從原理圖上看，除了在輸出電感器上跨接一個額外的鉗位元開關外，它與常規降壓穩壓器完全相同。增加鉗位元開關的目的是讓輸出電感器中貯存的能量能夠用於執行零電壓開關。
圖5 ZVS降壓拓撲
圖6 ZVS降壓時序示意圖
ZVS降壓拓撲基本有三大狀態，它們被定義為Q1導通階段、Q2導通階段和鉗位階段。要瞭解零電壓開關的工作原理，您必須假定在諧振過渡後Q1在近乎零電壓下開啟。在D-S電壓接近零時，Q1在零電流下開啟。MOSFET和輸出電感器中的電流會慢慢升高，直至由Q1導通時間、電感器間電壓和電感器值共同決定的峰值電流。在Q1導通階段，電能存儲在輸出電感器中，而電荷則提供給輸出電容器。標黃的區域顯示的是對應於Q1導通階段的等效電路及電流。在Q1導通階段，Q1的功耗由MOSFET導通電阻主導，開關損耗近可忽略。
接下來，在不足10 ns的極短體二極體導通時間後，Q1會迅速關斷。該體二極體傳導時間所增加的功耗可以忽略。在體二極體電流換向時，Q1會發生與峰值電感器電流成比例的關斷損耗。接著Q2會開啟，而且貯存在輸出電感器中的能量會提供給負載和輸出電容器。在電感器電流下降到零時，同步MOSFETQ2會保持導通，直至將一些能量存儲在輸出電容器的輸出電感器中為止。這表現為電感器電流略變為負。Q2導通階段及等效電路會出現在藍色陰影區。
在控制器確定電感器中貯存有足夠的能量後，同步MOSFET會關斷，鉗位元開關會開啟，從而會將VS節點鉗至VOUT。鉗位元開關不僅可將輸出電感器電流與輸出隔離開來，同時還能夠近乎無損耗地以電流方式迴圈貯存的能量。在鉗位時間段裡(極短)，輸出由輸出電容器提供。
在鉗位元階段結束時，鉗位元開關斷開。輸出電感器中存儲的能量會與Q1及Q2輸出電容的並行組合諧振，導致VS節點電壓諧振到VIN的幅值。這種振鈴會為Q1的寄生輸出電容放電，減少Q2的寄生米勒電荷並為Q2的寄生輸出電容充電。這允許Q1在VS節點接近VIN時，無損開啟。包括諧振過渡和等效電路在內的鉗位元工作階段顯示為綠色區域。這裡需要指出的是，當鉗位元開關導通時，電流按粉色電流環路迴圈;當鉗位元開關斷開時，電流則按紅色箭頭流動。
這一拓撲採用多種重要方式解決了之前所述的局限性問題：
1.只要有鉗位階段，就沒有在高側MOSFET開啟前需要高反向恢復電流的體二極體導通。
2.開啟損耗基本完全消除。
3.高側MOSFET柵極驅動不受寄生電感Lsh的影響。由於ZVS的作用以及無開啟電流衝擊，高側MOSFET開啟時消除了米勒效應。這有助於縮小高側柵極驅動器的尺寸，並減少功耗。高側MOSFET的開啟速度不必特別快，可實現平穩的波形和更低的雜訊。
5.比較模擬
圖7是使用之前寄生電感值的ZVS降壓拓撲的原理圖。模擬仍然運行相同的36 V至12 V穩壓器(工作電流為8 A，頻率為1.3 MHz)，以便將高側MOSFET的功耗與之前設計進行比較。ZVS降壓使用230 nH電感器和與之前模擬相同的MOSFET及柵極驅動器特徵。
圖7帶寄生電感的ZVS降壓
圖8是工作頻率為1.3 MHz的ZVS降壓拓撲的模擬結果以及相對應的高側MOSFETQ1的瞬態功率曲線。含開關損耗及傳導損耗的平均功耗在高側MOSFET中為1.33 W，甚至低於工作在一半開關頻率下並使用較大電感器的常規穩壓器。在兩種設計都以1.3 MHz模擬時，高側MOSFET的功耗降低更加明顯，即1.37 W。從圖8的功耗曲線可以看出，開啟損耗近乎為零，開啟時Q1中沒有大電流尖峰。在Q1開啟前沒有體二極體傳導，沒有反向恢復效應，包括Q2體二極體中的反向恢復損耗。
該圖是諧振過渡ZVS功能，包括MOSFET(Q1和Q2)輸出電容(與Lout有響聲)的並行組合。而且還可以看到，Q1的開啟並非準確地發生在零電壓位置上。使用Q1兩端一些殘餘的電壓開關它，一般可實現最佳整體效率，從而可減少鉗位元階段需要迴圈的存儲能量的數量。需要做出綜合權衡，看是要最小化與鉗位階段有關的損耗，還是要通過在確切零電壓下開關Q1來實現省電。柵極驅動器開啟損耗還因去除ZVS功能所致的米勒電荷而降低。驅動器不必為Q1的G-D電容放電，因此高側驅動器中的損耗會降低。此外，高側驅動器不必在開啟時與寄生電感Lsh對抗，因為該驅動器在開啟時提供較少的電荷，而且Lsh中沒有存儲能源的大電流衝擊。
圖8 ZVS降壓模擬波形
圖9是在24VIN至2.5VOUT(9.6:1)10A設計中，電流同類競爭硬開關解決方案與ZVS降壓拓撲之間的性能差異。滿負載效率差異接近6.5%(輕負載效率也有明顯差異)，因此9 A測量點上功耗降幅超過52%。
圖9 ZVS 降壓 9.6:1步降24 V～2.5 V(10 A 時)性能與同類競爭解決方案的比較
6.其它優勢
基於ZVS降壓拓撲與Picor的高性能矽晶片控制器架構的集成，開發出了PI33XX系列寬輸入範圍DC-DC穩壓器。該DC-DC解決方案由10 mm x 14 mm SiP構成，包含只需外加一顆款輸出電感器和幾顆陶瓷電容器便能形成完整電源系統的所有電路。高開關頻率允許使用極小的電感器。整個解決方案不僅尺寸(25 mm x 21.5 mm)小於同類競爭集成解決方案，同時還能以98%的峰值效率提供高達120 W的輸出功率。PI33XX的最短導通時間是20 ns，從36 V輸入向10 A負載點提供1 V輸出，不僅效率超過86%，而且在從1 V到15 V的整個輸出電壓範圍內，輸出電流沒有任何減少。
高級矽晶片與ZVS降壓拓撲的完美結合，除帶來寬輸入範圍和高效率外，還可帶來一些其它優勢。因為ZVS拓撲對控制增益斜率為-1、相移為90度的輸出傳輸功能具有與生俱來的穩定性，在高頻率開關的協助下，可實現頻寬極大的回饋環路。PI33XX無需外部補償(儘管可以添加一些)。閉環交叉頻率一般為100 kHz，有55度相位裕度和20 dB的增益裕度。高閉環增益和小輸出電感器允許閉環輸出阻抗在寬頻率範圍內為低。這會導致極快的瞬態回應，在使用適度陶瓷輸出電容值時恢復時間在20至30 µs之間，不需要其它大型存儲電容器輔助。極為精確的輸入前饋方法有助於誤差放大器輸出電壓準確反映輸出負載需求。這有助於執行極為簡單的電流共用方法，通過並聯Si增大輸出功率。只需單獨連接每個PI33XX誤差放大器，便可準確並聯均流。如果使用者希望各個單元彼此追蹤、一起同步，也可進行更多連接。
使用交錯方式並聯多達6個類似模型，既可同步PI33XX。PI33XX具有近乎理想的同步整流器驅動，允許高側MOSFET關斷與同步MOSFET開啟間不到10納秒的體二極體換向時間。這有助於降低高側MOSFET的關斷損耗和體二極體的傳導損耗。除了高負載下的高效率優勢外，PI33XX還使用極高效率的偏置系統和脈衝跳頻模式，可實現優異的輕負載效率。見圖9。
7.靈活性
使用零電壓開關的高性能矽晶片控制器架構能應用於升壓拓撲及升降壓拓撲等其它拓撲，只需重新排列電源開關，就能實現類似的優勢。事實上，這將在高效率及更高輸入電壓下實現電源轉換的任意組合，同時還可提供低開關損耗、高功率輸送量並縮小解決方案尺寸。
結論
ZVS降壓拓撲可作為一種在不降低功率輸送量的情況下縮小所需尺寸的方法。所介紹的名為PI33XX的新產品，不僅使用Picor高性能矽晶片控制器架構，而且還包含在高功率輸送量和高效率下實現寬輸入範圍(8～36 V)至各項輸出(1、2.5、3.3、5、12和15V等)所需的各種特性。另外，相同的高性能矽晶片控制器架構也能用於一般使用升壓或升降壓拓撲完成的硬開關應用，這可顯著提高功率輸送量和功率密度。
作者：C.R.Swartz Vicor 公司 Picor 半導體解決方案首席工程師