Intel遲到的10nm工藝終於要來了，並展望物理極限3nm

Intel今天在北京舉行了精尖製造日大會，會議上Intel正式向我們宣佈了10nm制程一些技術細節，並且在全球範圍內首次展出10nm的晶圓。Intel表示自家的10nm工藝有信心完全勝過台積電、三星，另外還可能提供更加優秀的制程性能提升，

而7nm工藝技術研發已經完成，並展望3nm極限工藝。

圖文無關

雖然Intel的10nm工藝來得晚，台積電、三星兩家均已經進入了量產階段，並且也有實際產品在市面流通，例如高通驍龍835 SoC。不過我們都知道台積電和三星在工藝制程命名上耍小聰明，

也就是“數位”壓制，在一些關鍵技術參數上都是落後於Intel技術指標的，之前的14nmm就出現過。

而這次Intel主動公佈出三家10nm工藝相關技術參數指標，我們看到Intel在這些關鍵性技術指標上都是吊打其餘兩家，例如由於intel 10nm光刻技術製造出來的鰭片、柵極間隔更小，因此在電晶體密度上幾乎是台積電、三星的兩倍，達到了每平方毫米1億個電晶體，同時保持了邏輯單元高度低的優良傳統，

在3D堆疊上更有優勢。

Intel即將發佈的桌面級第八代酷睿代號為Coffee Lake依然是使用14nm工藝製造，14nm在Intel上已經整整用了三代之久，看來Intel在研發10nm工藝上花費了大力氣才搞出來，以至於推出時間一拖再拖。10nm工藝最早應該會用在低功耗移動平臺上，代號為Cannon Lake的處理器上，

桌上出版的代號應該就是Ice Lake無疑。

此外Intel在現場全球首秀了10nm晶圓，還介紹了Intel在工藝上的技術路線圖，在路線圖中顯示10nm、7nm技術已經完成了研發，但是尚未投產。而Intel已經對於矽基半導體極限工藝5nm、3nm進行前沿探索中，其中包括了一些比較先進、前沿具有探索性質的技術，

包括了納米線電晶體、III-V族電晶體，3D堆疊、密集記憶體、密集互聯、EUV團成形、神經元計算以及自旋電子學。這些項目有可能將會成為研發5/7nm工藝的關鍵性技術。