楊 芳， 傅偉廷， 秦天凱， 高清運
（南開大學 電子資訊與光學工程學院， 天津300350）
設計了採樣頻率為640 MHz、過取樣速率為64的高頻數字抽取濾波器。 該數字抽取濾波器由CIC（Cascaded Integrator Comb）濾波器（降16倍）、CIC補償濾波器（降2倍）和半帶濾波器（降2倍）組成。 為了實現高頻工作， CIC濾波器採用兩級結構， 第一級採用多相分解技術， 使大部分結構工作在較低時鐘頻率下， 極大地降低了CIC的功耗， 第二級採用傳統結構。 CIC補償濾波器使信號通帶平坦， 半帶濾波器滿足了阻帶的衰減要求。 為了驗證數位濾波器的性能， 搭建了四階前饋—回饋結構ΣΔ調製器， 作為數位抽取濾波器的輸入，
ΣΔ調製器；數字抽取濾波器；CIC濾波器
中圖分類號：TN911.72
檔標識碼：A
DOI：10.16157/j.issn.0258-7998.171981
中文引用格式：楊芳， 傅偉廷， 秦天凱， 等. 高頻數位抽取濾波器的設計[J].電子技術應用， 2017， 43(12)：25-28.
英文引用格式：Yang Fang， Fu Weiting， Qin Tiankai， et al. Design of high-frequency digital decimation filter[J].Application of Electronic Technique， 2017， 43(12)：25-28.
0 引言
數字抽取濾波器是ΣΔADC(ΣΔAnolog-to-Digital Converter)的重要組成部為分， 旨在從高速、低解析度的調製信號中重構出高解析度、奈奎斯特頻率的信號。 為節約硬體資源， 同時滿足通帶紋波和阻帶衰減等要求， 數位抽取濾波器一般採用CIC濾波器、CIC補償濾波器、半帶濾波器三級級聯方式構成[1]。 本文在此結構的基礎上， 對CIC濾波器部分進行優化， 通過級聯結構和多相分解技術， 最終有效地降低了CIC濾波器的功耗， 提升了濾波器的運算速度。
為更好地驗證數位抽取濾波器的性能， 本設計的輸入信號由ΣΔ調製器產生。 根據640 MHz採樣頻率和64倍降取樣速率， 計算得到調製器最小階數為四階。 經過單環、級聯結構的對比分析， 最終選用四階單環前饋-回饋ΣΔ調製器。 即在單環ΣΔ調製的基礎上， 將第四級積分器的輸入和輸出端分別引入前饋和回饋， 同時讓反饋回路作為第三級積分器的輸入[2]。 在MATLAB中， 使用0.5 MHz信號對該調製器進行驗證， 調製器的輸出信噪比為114.7 dB。
本設計的數位抽取濾波器的目標參數為：信號頻寬5 MHz， 輸入信號頻率0.5 MHz， 採樣頻率640 MHz， 過取樣速率為64， 輸出信噪比90 dB以上， 通帶紋波不大於0.01 dB。
1 CIC濾波器的設計
1.1 傳統CIC濾波器
CIC抽取濾波器是一種線性相關的FIR(Finite Impulse Response， FIR)濾波器， 濾波器係數均為1，
降取樣速率為M， 階數為N的CIC濾波器的z域傳輸函數為[3]：
根據傳輸函數得到圖1的濾波器結構圖， 此為傳統遞迴結構。
傳統結構的CIC濾波器由兩部分組成：第一部分為積分器， 第二部分為差分器。 可以看到， 所有積分器都工作在最高採樣頻率下， 導致了傳統結構功耗的增加。
晶片版圖尺寸主要由寄存器個數及位數決定,字長大消耗硬體資源多,所以CIC濾波器的輸出資料位元數增長也是需要關注的一個方面。 降取樣速率為M， 階數為N的CIC濾波器輸出資料位元數由Nlog2M+Bin決定， Bin為調製器輸入位元數。
1.2 多相分解CIC濾波器
為有效降低功耗， 應使濾波器工作在低採樣頻率下，
下面以N=3、M=4為例， 對分解步驟進行說明， 由分解後的圖2可得採樣頻率降低為fs/4。
該結構中的係數相乘可以通過移位相加實現， 因此只需要延時器（寄存器）和加法器， 消耗資源少。 通過多相分解， 在一開始就進行降採樣， 使後級都工作在較低的時鐘頻率下， 有效降低了功耗。
1.3 CIC濾波器的結構設計
為使量化雜訊在信號頻寬內的混疊可以忽略不計， 對於L階的ΣΔ調製器， CIC濾波器至少為L+1階。 由四階調製器可得， 本次設計應至少選用五階CIC濾波器來實現16倍降採樣。
將其分為兩級4×4級聯結構以避免一級結構過於複雜， 根據Noble恒等式得：
由於第一級選擇多相結構， p選取2或者3。 再參考幅頻特性以及佔用資源來選出最佳q值。
1.3.1 幅頻特性分析
幅頻特性主要看混疊帶部分的衰減情況， 因為這部分決定了總體的雜訊情況。 如圖3， 線a處對應通帶截止頻率， 線b處對應混疊發生區域。 引入頻寬比例因數β=B/Fs×M=5/640×16=1/8， 計算得到a處的值為w1=β×2×π/16，b處的值為w2=2×π/16-w1。對w1、w2歸一化處理後得w1′=w1/π=0.015 6，w2′=w2/π=0.109 4。
p=2時，q最小取值為6，現選取q=6、7、8進行比較，使用不同的q值進行級聯，得到對應幅頻回應圖，如圖4所示。觀察位於w1′、w2′處的衰減情況。表1為p=2時的通帶和阻帶衰減對比。
由表1可知第二級取值越大，混疊處的衰減越大，但同時基帶內信號的衰減也會增加，影響幅頻特性。當q=7時，混疊處的衰減已經滿足要求，所以p=2時，對應選取q=7。
同理p=3，q分別取6、7、8時，對應混疊區域的衰減情況見表2。
經過比較，選擇3-6結構或2-7結構。
1.3.2 加法器和寄存器分析
為了進一步確定最終結構，還需要考慮硬體消耗情況，在輸出結果符合要求的前提下，消耗較少加法器和寄存器為優。表3為2-7和3-6兩種情況下的加法器個數和有效位數。
兩種結構的衰減特性基本一樣，字長也相同，只相差一個加法器。將上述兩種結構通過SIMULINK模擬，查看結果發現，p=3，q=6結構與總的傳輸函數匹配效果更好，輸出信噪比更高。所以最終選擇p=3，q=6，其幅頻回應如圖5。
完成對上述兩部分階數和結構的選擇後，將其級聯，完成CIC濾波器整體設計。第一部分階數為3階，利用多相分解；第二部分階數為6階，選取傳統遞迴結構，最終實現高頻工作。
2 其他濾波器的設計
2.1 CIC補償濾波器
完成CIC濾波器的設計後，觀察其基帶內的幅頻回應，得到通帶邊緣處的衰減為0.2 dB。為使通帶信號平坦，滿足通帶紋波小於0.01 dB的設計要求，需在CIC濾波器後加CIC補償濾波器，對CIC濾波器輸出信號的通帶衰減進行補償。同時，CIC補償濾波器還兼顧2倍降採樣的作用。
利用MATLAB中SIMULINK模型庫中的CIC Compensator Fliter，對CIC補償濾波器進行設計。根據輸入信號採樣頻率和降取樣速率，計算得：通帶頻率9 MHz，阻帶頻率11 MHz，濾波器結構選用直接型。
設計所得的CIC補償濾波器階數為72階，消耗乘法器73個，加法器72個。
通過MATLAB程式設計得到補償前後的濾波器幅頻回應曲線如圖6。
經過CIC補償濾波器後，響應曲線變得非常平，頻寬附近的通帶衰減為0.003 5 dB，達到小於0.01 dB的設計要求。
2.2 半帶濾波器
為達到阻帶衰減要求，最後一級選用半帶濾波器[5]。本次設計利用MATLAB中的“filter design”。採用“等紋波”法進行設計，結構上選取直接型結構。根據輸入採樣頻率20 MHz，降取樣速率2，在濾波器設計介面中設置阻帶衰減為105 dB，計算得到過渡帶寬度為1 MHz。最終設計得到半帶濾波器的幅頻回應曲線如圖7所示。本次設計消耗乘法器65個，加法器64個。
由圖7可知，濾波器的通帶和阻帶衰減均滿足設計要求。
3 模擬結果
在SIMULINK Module中將上述每一子模組搭建完成後進行級聯，輸入一個幅度為0.67 V，頻率為0.5 MHz的正弦波。將最後的輸出資料(設為a)通過To Workspace導入到MATLAB中，在MATLAB命令列中執行snr（a），計算輸出信號信噪比，得到整個ΣΔ模數轉換器的輸出信噪比為97.40 dB，如圖8所示，計算得到解析度為16位。
為進一步驗證數位抽取濾波器的輸出結果，使用示波器觀察輸出波形。選擇SIMULINK中的scope模組，輸入相應的時間範圍，本次設置選擇顯示兩個時間週期。得到輸出波形如圖9所示，可以看到輸出維持了輸入正弦信號的趨勢。
4 結論
本論文以降低功耗為目的，對工作在高頻信號下的數位抽取濾波器結構進行設計。利用多項分解優化了CIC濾波器結構，並搭建了四階調製器，利用MATLAB軟體對其進行功能模擬。最終模擬所得各項結果均滿足設計要求。
參考文獻
[1] 馬紹宇.高性能、低功耗ΣΔ模數轉換器的研究與實現[D].杭州：浙江大學，2008.
[2] 代小伍.一種高性能四階Sigma Delta調製器建模、模擬及電路實現[D].武漢：華中科技大學，2008.
[3] Chen Lei，Zhao Yuanfu，Gao Deyuan.A decimation filter design and implementation for oversampled sigma delta A/D converters[J].IEEE International Workshop on Vlsi Design & Video Technology，2005：55-58.
[4] SHAHANA T K，JAMES R K，BABITA R J.Polyphase implementation of non-recursive comb decimators for sigma-delta A/D converters[J].IEEE Conference on Electron Devices & Solid-state Circuits，2007：825-828.
[5] 韓計海，吳炳洋.基於MATLAB的高性能半帶濾波器設計[J].資訊化研究，2009，35（6）：24-28.
計算得到a處的值為w1=β×2×π/16，b處的值為w2=2×π/16-w1。對w1、w2歸一化處理後得w1′=w1/π=0.015 6，w2′=w2/π=0.109 4。p=2時，q最小取值為6，現選取q=6、7、8進行比較，使用不同的q值進行級聯，得到對應幅頻回應圖，如圖4所示。觀察位於w1′、w2′處的衰減情況。表1為p=2時的通帶和阻帶衰減對比。
由表1可知第二級取值越大，混疊處的衰減越大，但同時基帶內信號的衰減也會增加，影響幅頻特性。當q=7時，混疊處的衰減已經滿足要求，所以p=2時，對應選取q=7。
同理p=3，q分別取6、7、8時，對應混疊區域的衰減情況見表2。
經過比較，選擇3-6結構或2-7結構。
1.3.2 加法器和寄存器分析
為了進一步確定最終結構，還需要考慮硬體消耗情況，在輸出結果符合要求的前提下，消耗較少加法器和寄存器為優。表3為2-7和3-6兩種情況下的加法器個數和有效位數。
兩種結構的衰減特性基本一樣，字長也相同，只相差一個加法器。將上述兩種結構通過SIMULINK模擬，查看結果發現，p=3，q=6結構與總的傳輸函數匹配效果更好，輸出信噪比更高。所以最終選擇p=3，q=6，其幅頻回應如圖5。
完成對上述兩部分階數和結構的選擇後，將其級聯，完成CIC濾波器整體設計。第一部分階數為3階，利用多相分解；第二部分階數為6階，選取傳統遞迴結構，最終實現高頻工作。
2 其他濾波器的設計
2.1 CIC補償濾波器
完成CIC濾波器的設計後，觀察其基帶內的幅頻回應，得到通帶邊緣處的衰減為0.2 dB。為使通帶信號平坦，滿足通帶紋波小於0.01 dB的設計要求，需在CIC濾波器後加CIC補償濾波器，對CIC濾波器輸出信號的通帶衰減進行補償。同時，CIC補償濾波器還兼顧2倍降採樣的作用。
利用MATLAB中SIMULINK模型庫中的CIC Compensator Fliter，對CIC補償濾波器進行設計。根據輸入信號採樣頻率和降取樣速率，計算得：通帶頻率9 MHz，阻帶頻率11 MHz，濾波器結構選用直接型。
設計所得的CIC補償濾波器階數為72階，消耗乘法器73個，加法器72個。
通過MATLAB程式設計得到補償前後的濾波器幅頻回應曲線如圖6。
經過CIC補償濾波器後，響應曲線變得非常平，頻寬附近的通帶衰減為0.003 5 dB，達到小於0.01 dB的設計要求。
2.2 半帶濾波器
為達到阻帶衰減要求，最後一級選用半帶濾波器[5]。本次設計利用MATLAB中的“filter design”。採用“等紋波”法進行設計，結構上選取直接型結構。根據輸入採樣頻率20 MHz，降取樣速率2，在濾波器設計介面中設置阻帶衰減為105 dB，計算得到過渡帶寬度為1 MHz。最終設計得到半帶濾波器的幅頻回應曲線如圖7所示。本次設計消耗乘法器65個，加法器64個。
由圖7可知，濾波器的通帶和阻帶衰減均滿足設計要求。
3 模擬結果
在SIMULINK Module中將上述每一子模組搭建完成後進行級聯，輸入一個幅度為0.67 V，頻率為0.5 MHz的正弦波。將最後的輸出資料(設為a)通過To Workspace導入到MATLAB中，在MATLAB命令列中執行snr（a），計算輸出信號信噪比，得到整個ΣΔ模數轉換器的輸出信噪比為97.40 dB，如圖8所示，計算得到解析度為16位。
為進一步驗證數位抽取濾波器的輸出結果，使用示波器觀察輸出波形。選擇SIMULINK中的scope模組，輸入相應的時間範圍，本次設置選擇顯示兩個時間週期。得到輸出波形如圖9所示，可以看到輸出維持了輸入正弦信號的趨勢。
4 結論
本論文以降低功耗為目的，對工作在高頻信號下的數位抽取濾波器結構進行設計。利用多項分解優化了CIC濾波器結構，並搭建了四階調製器，利用MATLAB軟體對其進行功能模擬。最終模擬所得各項結果均滿足設計要求。
參考文獻
[1] 馬紹宇.高性能、低功耗ΣΔ模數轉換器的研究與實現[D].杭州：浙江大學，2008.
[2] 代小伍.一種高性能四階Sigma Delta調製器建模、模擬及電路實現[D].武漢：華中科技大學，2008.
[3] Chen Lei，Zhao Yuanfu，Gao Deyuan.A decimation filter design and implementation for oversampled sigma delta A/D converters[J].IEEE International Workshop on Vlsi Design & Video Technology，2005：55-58.
[4] SHAHANA T K，JAMES R K，BABITA R J.Polyphase implementation of non-recursive comb decimators for sigma-delta A/D converters[J].IEEE Conference on Electron Devices & Solid-state Circuits，2007：825-828.
[5] 韓計海，吳炳洋.基於MATLAB的高性能半帶濾波器設計[J].資訊化研究，2009，35（6）：24-28.