經過矽驗證的商用系統級晶片(SoC)互連IP的創新供應商Arteris IP今天宣佈， 將Ncore Cache Coherent IP與Synopsys的Platform Architect MCO模擬和分析環境整合到一起， 提高了神經網路和自動駕駛系統級晶片(SoC)設計人員在配置、模擬和分析下一代多核架構的系統級性能及功耗方面的能力。
對於具有人工智慧(AI)和自動駕駛系統功能的晶片， 這一整合尤為重要， 因為這些晶片通常需要使用複雜的緩存、互連和記憶體架構把多個異構處理元件連接起來， 沒有快速精確和內部可視性的模擬， 所有這些元件都難以分析、優化和調整。 由於Ncore IP已經迅速地被包括恩智浦、東芝和其他在汽車電子和人工智慧方面領先的企業所採用，
Arteris公司工程副總裁Joe Butler說：“我們與Synopsys Platform Architect的整合為Ncore用戶提供了對Ncore互連IP及其可配置緩存的內部無以倫比的可視性， 為架構設計人員和設計團隊提供了關於其系統的詳細知識， 從而可以用於進一步的優化和性能驗證。 ”他指出， “我們與Synopsys公司聯合開展的工程已經產生了一個綜合解決方案， 這是設計和配置複雜異構多核系統級晶片的最簡單方法。 ”
Arteris Ncore IP和Synopsys Platform Architect的整合， 為神經網路和自動駕駛系統設計團隊帶來以下益處：
· 針對性能和功耗進行更早期的架構探索。 由於硬體形式的加速器和客戶自訂的系統緩存體系結構在系統級晶片中應用激增，
· 對Ncore互連內部狀態的無與倫比的可視性， 從而可以在整個系統範圍內對快取記憶體的統計資料(例如， 利用率、命中/未命中等)和互連的度量(例如頻寬、延遲等)進行詳細的分析。
· 更容易地組裝性能模型,以便在系統級晶片範圍進行分析;有最大的資料庫提供來自眾多供應商的IP體系結構模型,並有廣泛的工作負載可供選擇， 為模擬提供資料流程和激勵信號。
· 互連模型的性能和靈活性在業界領先。 今天的16納米以下的系統既龐大又複雜。 Ncore Fast SystemC模型的性能能夠支援通過快速分析各種架構方案對複雜的系統級晶片的各種設計參數迸行探索。
Synopsys公司Verification Continuum解決方案副總裁Chris Tice說：“開發神經網路和自動駕駛系統級晶片的團隊必須儘快驗證確認候選架構， 然後針對性能、功耗和面積進行優化。 ”他表示， “這些體系結構可以使用硬體加速器進行不同的組合， 如果沒有最先進的模擬技術， 就很難進行分析。 將Platform Architect MCO和Ncore結合起來， 設計人員就能夠更快地分析整個異構多核的系統級晶片架構。 ”