一種具有後臺校正功能的電流舵DAC

隨著工藝水準的提高， MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，即金屬-氧化物半導體場效應電晶體)閾值電壓的失配常數Avt越來越小，電流源之間的匹配程度越來越高，然而隨著DAC(Digital to Analog Converter，即數模轉換器)解析度的提高， DAC對電流源誤差的要求越來越高[1]。其中閾值電壓失配不僅與Avt有關，由於閾值電壓的溫度係數存在， DAC工作時片上不同位置的溫度變化會導致閾值電壓和遷移率隨著溫度發生改變，因而引入新的閾值電壓失配，進而導致了新的電流源失配問題。

現有的文獻[2]提出了基於幅值誤差和動態誤差的前臺校正演算法，解決了由於工藝失配引起的誤差，

但是並沒有解決DAC工作過程中引入的新的電流源失配誤差。針對上述存在的問題，為解決DAC工作時候引入的新的電流源失配誤差問題，本文提供了一種具有校正功能的分段式電流舵型DAC及其後臺校正方法。

2校正原理

與傳統校正演算法在DAC工作前對每一個MSB電流源校正不同，後臺校正演算法在DAC工作時將持續對MSB電流源校正。

如圖1所示為本文提出的演算法結構示意圖，其中包括開關選擇器電路，解碼器電路。延時單元電路，比較器電路，鎖存器電路，移位暫存器電路。傳統12位元電流舵DAC的高位電流源陣列包括63個MSB電流源，後臺校正則共有64個MSB電流源，多餘的一個電流源是為了在不影響DAC正常工作的前提下用於校正。

校正核心電路為104開關選擇電路以及107開關選擇地電路，選擇電路每隔一個週期選擇一個空閒的電流源校正，校正為自校正[3]，即每個電流源均配置一個校正陣列，用逐次逼近的方法將每個電流源的電流大小校正到1/8LSB之內。

圖1 DAC電路結構圖

本文提供的校正演算法為後臺即時校正，

其校正原理為：利用第一開關選擇電路104控制高位電流源陣列中的高位資料開關陣列，利用第二開關選擇電路107控制高位電流源陣列中的選擇開關陣列，選擇出一個電流源單元進行校正，其餘電流源單元繼續工作;一個校正週期後選擇另一個電流源校正，原被校正電流源切換到工作狀態，每次校正過程校正一個電流源，在所有電流源校正一次後，從第一個電流源開始進行第二次校正。第一開關選擇電路104和第二開關選擇電路107的選擇輸入端輸入的選擇信號SEL是由移位暫存器106產生，移位暫存器106每移位一次便依次選擇出一個不同的電流源單元進行校正，選擇出來的電流源單元通過校正端接到電流比較器112的第一輸入端和電流比較器112第二輸入端連接的參考電流源比較後通過逐次逼近的方法[4]校正。

圖2 開關選擇電路結構圖

開關選擇器電路圖如圖2，其電路結構由二選一電路，反相器，反或閘組成。開關選擇器電路107的IN<62:0>接高電平，

在校正開始之前第二開關選擇電路107的選擇輸入端輸入的信號SEL<62:0>全部置為高電平，此時二選一電路單元的OUTB=IN， OUTA=0;此時OUT<0>=0， OUT<1>=IN<0>， OUT<2>=IN<1>， ……， OUT<63>=IN<62>，下一個校正時鐘沿到來時SEL<0>置低電平，此時OUT<0>=IN<0>， OUT<1>=0，其餘輸出不變，又在下一個時鐘沿到來時SEL<1>置低電平， SEL<0>保持低電平不變，此時， OUT<1>=IN<1>， OUT<2>=0，依次類推在經過63次切換後SEL<0:62>都為低電平，此時OUT<0>=IN<0>， OUT<1>=IN<1>， ……， OUT<62>=IN<62>， OUT<63>=0。

第一開關選擇電路104的資料登錄端的信號IN<62:0>為解碼器103的輸出，其選擇輸.入端的信號SEL<0:62>的切換過程跟第二開關選擇電路107相同。

第二開關選擇電路107和第一開關選擇電路104的輸出同步，第二開關選擇電路107的輸出用於賦予高位電流源陣列110的SEL_OUT<63:0>信號值，當SEL_OUT的值為低電平時第N個電流源切換到校正狀態，其餘正常工作。在一次完整的校正過程中，從第一個到最後一個依次校正，當SEL<62:0>全部切換到低電平時所有電流源完成一次校正，SEL<62:0>置為高電平，在下一個校正時鐘沿到來時進行第二次校正。在工作過程中進行校正可以校正工作環境改變引入的失配誤差[5]。

具體校正步驟：

步驟201：解碼器103對DAC高位輸入碼進行溫度計解碼並輸入到第一開關選擇電路104的資料登錄端;第二開關選擇電路107的資料登錄端置高電平。

步驟202：移位暫存器106的輸出控制第一開關選擇電路104和第二開關選擇電路107的選擇輸入端，兩個開關選擇電路分別通過兩個鎖存器控制高位電流源陣列的高位資料開關陣列和選擇開關陣列，選擇一個電流源單元進行校正，其餘電流源單元繼續工作，其中被校正電流源單元接到校正端連接電流比較器的第一輸入端，其餘電流源單元接到輸出端。

步驟203：將被校正電流源單元中的高位電流源與參考電流源比較，其中參考電流源大小為低位電流源電流值大小的256倍。

步驟204：判斷被校正電流源單元的高位電流源與參考電流源的電流之差是否在預定精度內，如果在預定精度內則在下一個校正週期返回步驟202選擇下一個被校正電流源單元;如果沒有則繼續步驟205。

步驟205 當被校正電流源單元中的高位電流源電流大於參考電流源電流時，通過被校正電流源單元中的校正電流源抽取被校正電流源單元中高位電流源的一部分電流，當被校正電流源單元中高位電流源的電流小於參考電流源時，通過被校正電流源單元中校正電流源給被校正電流源單元中的高位電流源補電流。

步驟206：將經過步驟205增減電流的被校正電流源單元中的高位電流源與參考電流源比較，判斷其電流之差是否在預定精度內，如果在預定精度內則在下一個校正週期返回步驟202選擇下一個被校正電流源單元;如果沒有則返回步驟205對被校正電流源單元中的高位電流源再進行加減電流操作。

校正過程與傳統的前臺校正不同的是，校正是在DAC工作過程中持續的，這樣可以把DAC工作中產生的誤差校正回來。因此，在這種校正演算法下，電流舵DAC的性能可以得到顯著提高。

3建模結果驗證

在matlab中將所有開關的動作逐一分解，將每個電流源的工作模式一一畫出，最後將所有的結果相加。其中當解碼的結果從0變成1時，該電流源開始建立，從1變成0則立刻關斷降為0，碼值不變時輸出保持不變。電流源建立過程的電流值如下列公式給出[6]：

(3.1)

每一個電流源的電流大小與時間的關係如上，其中加入的非理想因素包括：與時間相關的幅度誤差;時序誤差;以及時間常數。最後得到的DAC輸出為所有LSB電流以及MSB電流之和。將DAC輸出結果做FFT分析得到DAC的動態性能。

通過matlab驗證得到校正前和校正後12位元DAC動態性能分別為圖3和圖4。

圖3 校正前SFDR 圖4 校正後SFDR

從結果可以看出12位200MHz電流舵DAC在輸入信號頻率為20.3125MHz的條件下，校正後的SFDR比校正前提高了12dB。

4 結論

利用現有的DAC模型，並加入一個與時間相關的幅度誤差變數，通過matlab建模驗證，本文提出的校正演算法可以有效的提高12位電流舵DAC的SFDR。

參考文獻

[1] 薛曉博，何樂年，高速高精度電流舵數模轉換器關鍵設計技術的研究與實現 2014 34-40

[2] 韓軍明帶數位校正的12bit 200MHz DAC研究與設計 2015 57-65

[3] Yonghua Cong Randall L. Geiger .A 1.5-V 14-Bit 100-MS/s Self-Calibrated DAC [J]. IEEE Journal of Solid-State Circuits, 2013:1-10

[4] 楊海峰，程龍，一種用於高速高精度DAC的數位校準方法[J].復旦學報(自然科學版)，51(1)，2012

[5] C.B. Maruthi, Dr. S. Dasgupta. A 1.2 Volt, 90nm, 16-Bit Three Way Segmented Digital to Analog Converter (DAC) for Low Power Applications [C]. ISQED, San Jose, 2009: 447-450

[6] Tao Chen, Student Member, IEEE, and Georges Gielen, Fellow, IEEE. The Analysis and Improvement of a Current-Steering DAC’s Dynamic SFDR—II: The Output-Dependent Delay Differences

作者：何廣子科技大學微電子與固體電子學院(四川成都610054)

當SEL<62:0>全部切換到低電平時所有電流源完成一次校正，SEL<62:0>置為高電平，在下一個校正時鐘沿到來時進行第二次校正。在工作過程中進行校正可以校正工作環境改變引入的失配誤差[5]。