目前電子器材用於各類電子設備和系統仍然以印製電路板為主要裝配方式。 實踐證明， 即使電路原理圖設計正確， 印製電路板設計不當， 也會對電子設備的可靠性產生不利影響。
因此， 在設計印製電路板的時候， 應注意採用正確的方法。
一、接地
地線設計在電子設備中， 接地是控制干擾的重要方法。 如能將接地和遮罩正確結合起來使用， 可解決大部分干擾問題。 電子設備中地線結構大致有系統地、機殼地(遮罩地)、數位地(邏輯地)和類比地等。
在地線設計中應注意以下幾點
正確選擇單點接地與多點接地在低頻電路中，
將數位電路與類比電路分開電路板上既有高速邏輯電路， 又有線性電路， 應使它們儘量分開， 而兩者的地線不要相混， 分別與電源端地線相連。 要儘量加大線性電路的接地面積。
儘量加粗接地線若接地線很細， 接地電位則隨電流的變化而變化， 致使電子設備的定時信號電平不穩，
將接地線構成閉環路設計只由數位電路組成的印製電路板的地線系統時， 將接地線做成閉環路可以明顯的提高抗雜訊能力。 其原因在於：印製電路板上有很多積體電路元件， 尤其遇有耗電多的元件時， 因受接地線粗細的限制， 會在地結上產生較大的電位差， 引起抗雜訊能力下降， 若將接地結構成環路， 則會縮小電位差值， 提高電子設備的抗雜訊能力。
二、電磁相容設計
電磁相容性是指電子設備在各種電磁環境中仍能夠協調、有效地進行工作的能力。 電磁相容性設計的目的是使電子設備既能抑制各種外來的干擾，
選擇合理的導線寬度由於瞬變電流在印製線條上所產生的衝擊干擾主要是由印製導線的電感成分造成的， 因此應儘量減小印製導線的電感量。 印製導線的電感量與其長度成正比， 與其寬度成反比， 因而短而精的導線對抑制干擾是有利的。 時鐘引線、行驅動器或匯流排驅動器的信號線常常載有大的瞬變電流， 印製導線要盡可能地短。 對於分立元件電路， 印製導線寬度在1.5mm左右時， 即可完全滿足要求;對於積體電路， 印製導線寬度可在0.2～1.0mm之間選擇。
採用正確的佈線策略採用平等走線可以減少導線電感，
為了抑制印製板導線之間的串擾， 在設計佈線時應儘量避免長距離的平等走線， 盡可能拉開線與線之間的距離， 信號線與地線及電源線盡可能不交叉。 在一些對干擾十分敏感的信號線之間設置一根接地的印製線， 可以有效地抑制串擾。 為避免高頻信號通過印製導線時產生電磁輻射， 請注意：
儘量減少印製導線的不連續性， 例如導線寬度不要突變， 導線的拐角應大於90度禁止環狀走線等。
時鐘信號引線最容易產生電磁輻射干擾，
匯流排驅動器應緊挨其欲驅動的匯流排。 對於那些離開印製電路板的引線， 驅動器應緊緊挨著連接器。
資料匯流排的佈線應每兩根信號線之間夾一根信號地線。 最好是緊緊挨著最不重要的地址引線放置地回路， 因為後者常載有高頻電流。
在印製板佈置高速、中速和低速邏輯電路時， 排列器件3.抑制反射干擾為了抑制出現在印製線條終端的反射干擾， 除了特殊需要之外， 應盡可能縮短印製線的長度和採用慢速電路。 必要時可加終端匹配， 即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。 根據經驗， 對一般速度較快的TTL電路， 其印製線條長於10cm以上時就應採用終端匹配措施。匹配電阻的阻值應根據積體電路的輸出驅動電流及吸收電流的最大值來決定。
三、 去耦電容配置
在直流電源回路中，負載的變化會引起電源雜訊。例如在數位電路中，當電路從一個狀態轉換為另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的雜訊電壓。配置去耦電容可以抑制因負載變化而產生的雜訊，是印製電路板的可靠性設計的一種常規做法。
配置原則如下：
電源輸入端跨接一個10～100uF的電解電容器，如果印製電路板的位置允許，採用100uF以上的電解電容器的抗干擾效果會更好。
為每個積體電路晶片配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時，可每4～10個晶片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz範圍內阻抗小於1Ω，而且漏電流很小(0.5uA以下)。
對於雜訊能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在晶片的電源線(Vcc)和地線(GND)間直接接入去耦電容。
去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線
四、印製電路板的尺寸與器件的佈置
印製電路板大小要適中，過大時印製線條長，阻抗增加，不僅抗雜訊能力下降，成本也高;過小，則散熱不好，同時易受臨近線條干擾。
在器件佈置方面與其它邏輯電路一樣，應把相互有關的器件儘量放得靠近些，這樣可以獲得較好的抗雜訊效果。時種發生器、晶振和CPU的時鐘輸入端都易產生雜訊，要相互靠近些。易產生雜訊的器件、小電流電路、大電流電路等應儘量遠離邏輯電路，如有可能，應另做電路板，這一點十分重要。
五、熱設計從有利於散熱的角度出發
印製版最好是直立安裝，板與板之間的距離一般不應小於2cm，而且器件在印製版上的排列方式應遵循一定的規則：
對於採用自由對流空氣冷卻的設備，最好是將積體電路(或其它器件)按縱長方式排列;
對於採用強制空氣冷卻的設備，最好是將積體電路(或其它器件)按橫長方式排列;
同一塊印製板上的器件應盡可能按其發熱量大小及散熱程度分區排列，發熱量小或耐熱性差的器件(如小信號電晶體、小規模積體電路、電解電容等)放在冷卻氣流的最上流(入口處)，發熱量大或耐熱性好的器件(如功率電晶體、大型積體電路等)放在冷卻氣流最下游;
在水準方向上，大功率器件儘量靠近印製板邊沿佈置，以便縮短傳熱路徑;
在垂直方向上，大功率器件儘量靠近印製板上方佈置，以便減少這些器件工作時對其它器件溫度的影響;
對溫度比較敏感的器件最好安置在溫度最低的區域(如設備的底部)，千萬不要將它放在發熱器件的正上方，多個器件最好是在水平面上交錯佈局;
其印製線條長於10cm以上時就應採用終端匹配措施。匹配電阻的阻值應根據積體電路的輸出驅動電流及吸收電流的最大值來決定。三、 去耦電容配置
在直流電源回路中，負載的變化會引起電源雜訊。例如在數位電路中，當電路從一個狀態轉換為另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的雜訊電壓。配置去耦電容可以抑制因負載變化而產生的雜訊，是印製電路板的可靠性設計的一種常規做法。
配置原則如下：
電源輸入端跨接一個10～100uF的電解電容器，如果印製電路板的位置允許，採用100uF以上的電解電容器的抗干擾效果會更好。
為每個積體電路晶片配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時，可每4～10個晶片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz範圍內阻抗小於1Ω，而且漏電流很小(0.5uA以下)。
對於雜訊能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在晶片的電源線(Vcc)和地線(GND)間直接接入去耦電容。
去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線
四、印製電路板的尺寸與器件的佈置
印製電路板大小要適中，過大時印製線條長，阻抗增加，不僅抗雜訊能力下降，成本也高;過小，則散熱不好，同時易受臨近線條干擾。
在器件佈置方面與其它邏輯電路一樣，應把相互有關的器件儘量放得靠近些，這樣可以獲得較好的抗雜訊效果。時種發生器、晶振和CPU的時鐘輸入端都易產生雜訊，要相互靠近些。易產生雜訊的器件、小電流電路、大電流電路等應儘量遠離邏輯電路，如有可能，應另做電路板，這一點十分重要。
五、熱設計從有利於散熱的角度出發
印製版最好是直立安裝，板與板之間的距離一般不應小於2cm，而且器件在印製版上的排列方式應遵循一定的規則：
對於採用自由對流空氣冷卻的設備，最好是將積體電路(或其它器件)按縱長方式排列;
對於採用強制空氣冷卻的設備，最好是將積體電路(或其它器件)按橫長方式排列;
同一塊印製板上的器件應盡可能按其發熱量大小及散熱程度分區排列，發熱量小或耐熱性差的器件(如小信號電晶體、小規模積體電路、電解電容等)放在冷卻氣流的最上流(入口處)，發熱量大或耐熱性好的器件(如功率電晶體、大型積體電路等)放在冷卻氣流最下游;
在水準方向上，大功率器件儘量靠近印製板邊沿佈置，以便縮短傳熱路徑;
在垂直方向上，大功率器件儘量靠近印製板上方佈置，以便減少這些器件工作時對其它器件溫度的影響;
對溫度比較敏感的器件最好安置在溫度最低的區域(如設備的底部)，千萬不要將它放在發熱器件的正上方，多個器件最好是在水平面上交錯佈局;