歐界：三星和台積電死磕半導體工藝，IBM卻悄悄研發5納米晶片

歐界報導：

6月5日， IBM宣佈與三星GF已經聯手研發出了世界上第一個5納米制程的晶片。 IBM在一個指甲大小的晶片上， 從集成200億個7納米電晶體飛躍到了300億個5納米電晶體。 此消息一出， 立即在半導體領域激起了千重浪。

目前最先進的電晶體是FinFET（鰭式場效應電晶體）， 以晶片表面投射的載硫矽片翅片狀隆起而命名。 自2011年以來， 半導體行業至今為止一直採用FinFET工藝。 但目前這項工藝已經接近工藝極限， 隨著晶片尺寸越來越小， 即便是使用FinFET工藝， 仍會發生電子洩露。 因此IBM研究團隊開發了一種全新的架構。 他們在5納米晶片上採用了堆疊式矽納米層， 每個電晶體由三層堆疊的水準薄片組成， 每片只有幾納米厚度， 完全被柵極包圍， 能防止電子洩露並節省電力， 一次可向四個柵極發送信號， 被稱為“全包圍門”結構。 與10納米晶片晶片進行對比， 在額定功率下， 5納米原型晶片的性能可提升40%；在同等效率下，

5納米原型晶片則可以降低74%的能耗。 並且， 借助極紫外線光刻技術， 晶圓上還能繪製更小的細節， 不僅光波能量更高， 而且還可以在製造過程中持續調節晶片的性能和功耗。

由於5納米已經是現有半導體工藝的物理極限，

所以新的結構技術就顯得尤為重要。 隨著目前的矽晶片的電晶體尺寸不斷縮小， 源極和柵極之間的溝道也在不斷縮短， 當溝道縮短到一定程度的時候， 量子隧穿效應就會變得極為容易， 也就是說， 即便是沒有加電壓， 源極和漏極都可以被認為是互通的， 那麼電晶體就失去了本身作為開關的作用， 因此也沒法實現邏輯電路。

所以， 隨著矽晶片極限的不斷逼近， 不止是IBM， 現如今在半導體領域內的各大企業都在致力於打造5納米節點替代方案。 其中半導體行業巨頭台積電， 也一直在研發5納米工藝晶片和3納米工藝晶片。 台積電共同執行長劉德音在今年年初舉行的供應鏈管理論壇上已經透露， 台積電準備在2019年上半年開始5納米晶片試產。

同時， 台積電7納米工藝準備在2017年一季度開啟試產， 將使用極紫外光刻機來提升7納米工藝技術， 之後全力生產5納米晶片。 而台積電在半導體行業的強勁對手——三星， 也計畫將在2020年， 把制程技術推進至4納米。 在4納米工藝上， 他們將使用全新的多橋接通道場效應電晶體結構， 基於三星特有的環繞柵極場效應電晶體技術， 借助Nanosheet設備克服FinFET技術的物理尺寸和性能限制。

除了三星、台積電、英特爾等半導體行業巨頭以外， 我國的中微也將在17年年底敲定5納米蝕刻機， 為此他們已經研發了5年之久。 不過， 中芯研究團隊的專家提到， 蝕刻機的成熟到晶片進入商用， 還需要5年時間。 但即便如此， 能夠生產5納米蝕刻機，

也說明了我國的半導體工藝正在逐步追上國際上的半導體領先技術。

雖然5納米是現如今的半導體工藝的物理極限， 但是隨著IBM、三星、台積電等巨頭企業不斷地研發和提出新技術架構， 這極限也將被打破。 或者過不了多久， 採用了5納米工藝的晶片就能被推出市場。

歐界科技 | Jie Media

深度報導環球前沿科技

歐界科技 | Jie Media

深度報導環球前沿科技