為加速5G企業大規模MIMO 5G 無線電和毫米波無線回程的部署, 今年2月， 賽靈思(Xilinx)宣佈推出首款採用RF級模擬技術的All Programmable RFSoC, 實現技術上顛覆性的突破。 8個月後， Xilinx公司通信業務主管總監Gilles Garcia在北京宣佈， 其Zynq UltraScale+ RFSoC系列正式開始發貨， 支援該器件的Vivado設計套件早期試用計畫也已啟動。
該系列是一個將RF信號鏈集成在單晶片SoC中的突破性架構， 致力於實現5G無線、有線 Remote-PHY及其它應用。 基於16nm UltraScale+ MPSoC架構的RFSoC在單晶片上集成了RF資料轉換器， 據稱可將系統功耗和封裝尺寸減少最高達50%-70%， 而且其軟判決前向糾錯(SD-FEC)內核可滿足5G和DOCSIS 3.1標準要求
“與今年2月的預發佈不同，
JESD204B協議和IF採樣面臨淘汰
Zynq RFSoC將RF資料轉換器、SD-FEC內核以及高性能16nm UltraScale+可程式設計邏輯和ARM多處理系統集成在一起打造出了一個全面的模數信號鏈。 主要包括：8個4GSPS或16個2GSPS 12位ADC、8-16個6.4GSPS 14位DAC、四核Cortex-A53和雙核Cortex-R5、16nm UltraScale+可程式設計邏輯配有集成Nx100G內核、以及多達930,000個邏輯單元和超過4,200個DSP Slice。
從RF前端到數位前端的信號處理集成
傳統設計中， 射頻-數位信號調節與處理通常分派給不同的獨立子系統中， JESD204B協定和IF(中頻)採樣技術也由此應運而生。 以JESD204B協議為例，
但在Gilles Garcia看來， 5G時代， 如果沒有系統級的突破， 5倍頻寬、100倍使用者資料速率、1000倍網路容量等在內的5G要求均無法實現。 因為對高通道數的系統來說， “與大量分立式轉換器建立連接仍然是個不小的I/O挑戰。 ”如果能夠通過集成減少元件， 不但能大幅降低功耗和封裝尺寸， 更能夠明顯簡化系統設計。
因此， 通過集成分立式RF資料轉換器和信號鏈優化技術， 不僅使得Massive-MIMO 的遠端射頻單元、無線回程和固定無線訪問可實現高通道密度，
信號鏈路的集成與優化
而直接RF採樣， 也就是能夠直接對抵達的信號進行採樣的能力，
“不過， 現在直接採樣還沒有得到非常廣泛的應用， 還不能說傳統的中頻處理系統就過時了， 包括之前提到的JESD204B協議也是一樣。 我們要做的事情， 就是努力做好集成， 簡化系統設計， 降低功耗和成本， 更好的為5G系統服務。 ”Gilles Garcia說。
實現從前傳到回程的完整5G架構
在2月份的宣佈當中， 賽靈思著重介紹了RFSoC在遠端無線電頭端以及無線回程方面的應用。 此番， 賽靈思又向前邁進了一步， 將其完全拓展到基帶業務上，從而實現了從前傳到回程的完整5G架構。
從前傳到回程的完整5G架構
基帶單元是負責無線接入網(RAN)中計算強度最大的工作負載之一。為進一步提高成本效率，確保能夠集中管理不同的無線電網站，4G/LTE網路中的基帶單元通常在中央局池化，同時無線電與天線陣列共址。在基帶卡中，FPGA、DSP、ASIC和GPU共同承擔工作負載。不過，隨著電信級頻寬提升，載波彙聚，以及波束形成需要矩陣計算功能，5G基帶所需的硬體並行功能已經超出了目前4G/LTE的水準。
在賽靈思提供的背景資料介紹中，對可部署基帶卡的海量輸送量來說，製造商可將計算強度最大的任務(L1 PHY加速和卸載)交給Zynq UltraScale+ RFSoC完成，這種工作負載此前由DSP或ASIC完成。考慮到頻寬要求、大量天線路徑、靈活的數位學要求(波形參數化)和頻譜效率LDPC輸送量要求，5G中的L1加速計算強度比4G-LTE更高。
此外，不光是要提供輸送量，SD-FEC的靈活性可支援5G最新3GPP版中指定的LDPC編碼方案，能用使用者自訂編碼説明廠商實現差異化。Tubo解碼在5G逐漸部署情況下能提供4G LTE-Advanced和4G LTE-Advanced Pro支援。簡而言之，就無線而言，SD-FEC結合軟核的靈活性和ASIC的高性能。製造商能隨著3GPP標準不斷發展演進，並用RFSoC解決方案探索專有LDPC編碼實現差異化。
為多樣化5G需求提供豐富的器件組合
推動有線運營商實現分散式接入架構
在DOCSIS3.1情形下，有線運營商希望實現10倍的輸送量，這個需求遠遠超過了當前集中式處理系統的容量。為了實現這樣的目標，相關組織提出了分散式接入架構(DAA)，即把DOCSIS 3.x PHY功能從集中頭端設備轉移到靠近消費者的Remote-PHY節點。通過用無所不在的乙太網傳輸取代低效的模擬光傳輸，從而實現網路的容量、規模和性能的大幅提升。
Gilles Garcia解釋說，R-PHY是多樣化配置的複雜系統，由於在DAA架構中，前端設備支援的節點較多，因此需要高功率效率。而通過RF集成和支援LDPC FEC的信號鏈，RFSoC能確保靈活的R-PHY部署，從而可滿足DOCSIS3.1 更高的頻譜效率要求。賽靈思提供的資料顯示，與傳統FPGA/ASSP實現方案相比，採用Zynq UltraScale+ RFSoC的Remote-PHY設備(RPD)可將功耗和占位面積銳減30%至50%。這一降幅的實現途徑是整合資料轉換器，並提供各種服務可擴展靈活開通以及所支援用戶的數量。
此外，硬化SD-FEC還可進一步提高功率效率。其LDPC支持是DOCSIS 3.1的重要要求，對整個同軸電纜上的頻譜效率要求至關重要。相比之下，軟LDPC核不僅將需要多設備實現方案，而且還將浪費能夠用來實現差異化的可程式設計邏輯。
將其完全拓展到基帶業務上，從而實現了從前傳到回程的完整5G架構。從前傳到回程的完整5G架構
基帶單元是負責無線接入網(RAN)中計算強度最大的工作負載之一。為進一步提高成本效率，確保能夠集中管理不同的無線電網站，4G/LTE網路中的基帶單元通常在中央局池化，同時無線電與天線陣列共址。在基帶卡中，FPGA、DSP、ASIC和GPU共同承擔工作負載。不過，隨著電信級頻寬提升，載波彙聚，以及波束形成需要矩陣計算功能，5G基帶所需的硬體並行功能已經超出了目前4G/LTE的水準。
在賽靈思提供的背景資料介紹中，對可部署基帶卡的海量輸送量來說，製造商可將計算強度最大的任務(L1 PHY加速和卸載)交給Zynq UltraScale+ RFSoC完成，這種工作負載此前由DSP或ASIC完成。考慮到頻寬要求、大量天線路徑、靈活的數位學要求(波形參數化)和頻譜效率LDPC輸送量要求，5G中的L1加速計算強度比4G-LTE更高。
此外，不光是要提供輸送量，SD-FEC的靈活性可支援5G最新3GPP版中指定的LDPC編碼方案，能用使用者自訂編碼説明廠商實現差異化。Tubo解碼在5G逐漸部署情況下能提供4G LTE-Advanced和4G LTE-Advanced Pro支援。簡而言之，就無線而言，SD-FEC結合軟核的靈活性和ASIC的高性能。製造商能隨著3GPP標準不斷發展演進，並用RFSoC解決方案探索專有LDPC編碼實現差異化。
為多樣化5G需求提供豐富的器件組合
推動有線運營商實現分散式接入架構
在DOCSIS3.1情形下，有線運營商希望實現10倍的輸送量，這個需求遠遠超過了當前集中式處理系統的容量。為了實現這樣的目標，相關組織提出了分散式接入架構(DAA)，即把DOCSIS 3.x PHY功能從集中頭端設備轉移到靠近消費者的Remote-PHY節點。通過用無所不在的乙太網傳輸取代低效的模擬光傳輸，從而實現網路的容量、規模和性能的大幅提升。
Gilles Garcia解釋說，R-PHY是多樣化配置的複雜系統，由於在DAA架構中，前端設備支援的節點較多，因此需要高功率效率。而通過RF集成和支援LDPC FEC的信號鏈，RFSoC能確保靈活的R-PHY部署，從而可滿足DOCSIS3.1 更高的頻譜效率要求。賽靈思提供的資料顯示，與傳統FPGA/ASSP實現方案相比，採用Zynq UltraScale+ RFSoC的Remote-PHY設備(RPD)可將功耗和占位面積銳減30%至50%。這一降幅的實現途徑是整合資料轉換器，並提供各種服務可擴展靈活開通以及所支援用戶的數量。
此外，硬化SD-FEC還可進一步提高功率效率。其LDPC支持是DOCSIS 3.1的重要要求，對整個同軸電纜上的頻譜效率要求至關重要。相比之下，軟LDPC核不僅將需要多設備實現方案，而且還將浪費能夠用來實現差異化的可程式設計邏輯。