簡介
精密模數轉換器(ADC)的每秒採樣數具有明確定義且經過測試， 精密數模轉換器(DAC)則不然， 其資料手冊中並未對此加以定義， 因為DAC的每秒採樣數取決於許多因素。
多數情況下， DAC數位介面支援高達50 MHz的時脈速率， 假設輸入移位暫存器為24位， 則每秒可以執行2,000,000次寫操作。 然而， 此數值僅表示數位介面接受新DAC碼的能力， 沒有考慮數文書處理延遲、時延以及類比模組定時。
如果DAC無任何內部校準程式， 則延遲可以忽略， 通常在數ns左右。 如果DAC包含校準例行程式， 則延遲可能在1 μs到3 μs左右。
就類比模組而言， 有兩種不同情況與新碼更新相關：
• 更新速度受與DAC相連的有源級的頻寬限制， 有源級通常是緩衝器， 可以位於內部或外部。
• 更新速度不受有源級限制， 但受DAC內核限制。
對於第一種情況， 建立時間規格可以很好地用以估計類比模組的能力。 建立時間定義新碼與前碼的關係， 通常是¼到¾比例， 在規定容差之內約為最終碼的1 LSB左右。
對於大步進的碼躍遷， 壓擺率是建立時間的主要影響因素。 此外， 建立時間還可能因為輸出負載的虛部而增加， 這與電容或電感類似， 產生過沖或響鈴振盪。
外部連接的虛阻抗值決定過沖幅度， 從而影響建立時間， 如圖1所示。
圖1.不同容性負載下VOUT與時間的關係
最終建立時間是延遲、壓擺率和響鈴振盪時間共同影響的結果， 如圖2所示。
圖2.最終建立時間
所需的碼步進越小， 連接的電容越低， 則最終建立時間越快。
當新碼接近前碼時， 建立時間或緩衝器能力不是限制性的;可以把這視為微調更新。
這種情況下， DAC內核的時延和動態效應是限制輸出建立到規定容差範圍內(即最終碼的1 LSB左右)所需時間的主要因素。
DAC在工作時會產生動態效應， 數位模組(從外部引腳移入資料或處理命令)和類比模組(輸出更新為新碼)內部產生的一些能量會傳輸到外部。 具體來說， 主要有如下兩種能量：數位饋通和數模轉換毛刺能量。
在輸出粗調情況下， 其中一些能量被緩衝器的壓擺率隱藏， 因為這是將能量注入輸出負載的主要貢獻因素， 而在微調更新情況下， 這兩種能量均可呈現且可以測量出來。
DAC內核動態效應
任何DAC操作都會產生內部電流或電壓尖峰， 這些尖峰必然通過電源引腳(通常是VDD或GND)耗散。 由於內部寄生效應， DAC操作時內部產生的能量無法通過這些路徑完全耗散， 部分能量會傳輸到輸出負載， 影響輸出穩定性。
數字饋通是這樣一種現象：在資料轉換期間， 外部數位引腳上的變化會干擾內部DAC。
另外， 外部印刷電路板(PCB)的不當佈局也可能會放大數字饋通。
PCB佈局的最佳做法是讓PCB中的數位走線遠離PCB類比走線， 或至少避免類比走線與數位走線並行，
圖3.PCB上的容性效應
數字饋通是一個典型規格， 因為傳輸到負載的能量取決於多個因素， 例如數位輸入電平、壓擺率、信號發生變化的的數位走線數目(傳輸的資料)。
該規格測量的是面積(nV-s)表徵的是外部傳輸的能量。 圖4顯示了一個與寫入輸入寄存器相關的數字饋通效應示例。
圖4.數字饋通測量示例——AD5686R
要測量與數字饋通相關的能量，須向DAC寫入一個命令但並不更新DAC內核輸出(例如更新控制寄存器)，以免測量其他可能提高內部產生能量(即DAC內核更新時產生的能量)的效應，或測量與任何內部校準例行程式相關的額外能量。
執行內部校準例行程式所產生的能量包括在數模轉換毛刺中。數字饋通表現在每次讀/寫訪問中。
當DAC內核輸出更新時，可以在DAC輸出上觀測到另一種動態現象以毛刺形式表現出來。此規格與DAC內核中內部開關控制線路之間的不同傳播延遲有關，稱為數模轉換毛刺脈衝或毛刺能量，因為它是在數位字被轉換為類比信號(通過切換開關來選擇DAC電阻)時產生的。
數模轉換毛刺脈衝是器件固有的，但如果PCB佈局不當，它會像數字饋通一樣惡化。
數模轉換毛刺脈衝的典型性能也用主進位躍遷1 LSB的淨面積(nV-s)來衡量。對於一個16位DAC，主進位發生在DAC碼0x7FFF和0x8000相互切換之間，這通常會造成內部絕大多數DAC開關發生切換。
圖5顯示了一個與寫入DAC寄存器相關的數模轉換毛刺脈衝效應示例。若要無視數位饋通貢獻，可以讓DAC利用延遲硬體LDAC事件進行更新，即在數位饋通產生的能量完全耗散之後進行更新。
圖5.數模轉換毛刺脈衝測量示例——AD5686R
不同DAC碼會產生不同的毛刺能量，因為碼變化涉及到不同的開關。
數模轉換毛刺的最差情形並不一定是主碼躍遷(中間位電平碼的1 LSB變化)。這取決於兩個因素：佈局中的內部寄生效應和DAC(包括內部校準引擎)中的內部寄生效應。實際上，數字中間位元電平碼並不一定是中間位電平DAC碼。然而，數字主碼躍遷被認為是量化數模轉換毛刺能量的一個很好的基準。
DAC內核動態效應的傳播
輸出端的壓擺率和響鈴振盪是低頻時的事件，而數位饋通和數模轉換毛刺脈衝主要是中頻到高頻效應。
產生數位饋通的頻率與數位傳輸有關，例如50 MHz時鐘速度或更高速度。例如，壓擺率為1 nV/s時，信號音可以高達300 MHz。圖4和圖5顯示了動態事件頻率所引起的可觀測快速瞬變。
在所有情況下，內部產生的部分能量都可以在外部測量，如上面的圖形所示。傳輸到負載的動態能量取決於與輸出引腳相連的外部電容，它會產生如下的電壓增量：
從基準測量結果可以看出，電壓增量與外部連接的電容是相對獨立的，因為傳輸到外部的動態能量通過DAC輸出引腳這一低阻抗路徑進行耗散。
連續DAC操作
如果DAC在要求快速微調的應用中連續更新，則傳輸到負載的能量不會完全耗散，故而在輸出端會測量到額外的偏移。
電壓增量的值取決於兩個因素：傳輸的能量值和電容的放電時間，如圖6所示。
圖6.VOUT增量與更新速率的關係
假設DAC連續更新，則內部產生的能量是數位饋通和類比毛刺共同作用的結果。
某些情況下，當DAC僅訪問讀/寫寄存器且不執行DAC內核更新操作時，電壓增量僅由數位饋通引起。
AD5686R 4通道16位nanoDAC+案例研究
為了解說這些概念，下面以AD5686R為例進行說明。
連續更新AD5686R輸出會延遲寫操作的間隔時間，從1 μs到20 μs不等。
內部產生的能量在大約1 μs內傳輸出去，該時間是數位饋通持續時間、24位傳輸時間(36 MHz SCLK時鐘)和類比毛刺持續時間的總和。
當更新時間與能量事件相似，或比能量事件更長時，根據電容值(如圖7所示)，產生的電壓增量可近似計算如下：
干擾面積(V–s)
更新間隔時間(s)
圖7.不同負載電容下AD5686R的動態能量示例
1 μs更新一次時，測得的電壓增量與數位饋通能量和類比毛刺一致，0.13 nV-s + 0.5 nV-s = 0.63 nV-s，如圖8所示。
圖8.產生的ΔVOUT與DAC存取時間的關係
舉個例子，若干擾為0.63 nV-s，更新頻率為2 μs，則產生的電壓增量為：
圖9顯示了基準測量結果與等式1之間的一致性。
圖9.實測ΔVOUT結果與利用等式1得到的估計值的比較——AD5686R
並非所有碼都產生相同的淨面積，ΔVOUT會略有差異。圖10顯示了中間電平附近代碼的結果示例。產生較高動態能量的代碼也會表現出較高的ΔVOUT。平均能量與AD5686R資料手冊規格相當(約0.6 nV-s)。
圖10.動態能量和ΔVOUT與DAC碼的關係示例——AD5686R
要以高解析度測量動態能量，輸出信號必須交流耦合。這樣，當試圖以快速存取時間測量動態能量時，部分直流分量可能會丟失。因此，當DAC存取時間過快導致此多餘能量無足夠時間耗散時，ΔVOUT(直流值)是量化此能量的更好方法。
如前所述，測得的淨面積與外部連接的電容無關，如圖7所示。
表1顯示，給定存取時間時，在不同負載電容下測得的ΔVOUT略有差異。
表1.不同DAC存取時間和負載電容對應的ΔVOUT值示例——AD5686R1
1輸出負載 = 2 kΩ，SCLK = 36 MHz。每個器件測量一個通道。
表2顯示了AD5686R在不同DAC存取時間下測得的ΔVOUT：既有不同存取時間下數位饋通和數模轉換毛刺脈衝兩個因素引起的典型ΔVOUT結果(這種情況下更新DAC輸出)，也有僅數字饋通引起的結果(這種情況下DAC碼寫入輸入寄存器，但輸出不更新)。
表2.AD5686R1典型值
1輸出負載 = 2 kΩ || 200 pF，SCLK = 36 MHz。
結語
由於動態現象的本質及其效應與寄生參量和耦合電路緊密相關，它們在不同DAC上會有不同的表現。動態效應的變化取決於具體應用、電路配置和工作條件。
對於DAC輸出的粗調更新，建立時間和時延是DAC更新速率的限制因素。當僅涉及DAC輸出的微調時，或寫入器件而不更新輸出時，DAC內核動態效應產生的額外能量可能會引起一些額外偏移。
如果直流性能在應用中非常重要，請勿以最快速度(由數位介面決定)操作DAC。當應用明確要求較快更新速率時，必須評估能量面積以瞭解其對系統性能的潛在影響。要恰當地量化此影響，最佳做法是實際測量。當系統中存在多餘直流電壓(ΔVOUT)時，建議在不同存取時間下測量該值，以便消除複雜且相對不可靠的交流測量需求。
一般而言，當使用DAC時，應仔細評估動態性能(建立時間、數位饋通和數模轉換毛刺)及系統組態，以確立一個可靠的存取時間(更新速率)。
圖4顯示了一個與寫入輸入寄存器相關的數字饋通效應示例。圖4.數字饋通測量示例——AD5686R
要測量與數字饋通相關的能量，須向DAC寫入一個命令但並不更新DAC內核輸出(例如更新控制寄存器)，以免測量其他可能提高內部產生能量(即DAC內核更新時產生的能量)的效應，或測量與任何內部校準例行程式相關的額外能量。
執行內部校準例行程式所產生的能量包括在數模轉換毛刺中。數字饋通表現在每次讀/寫訪問中。
當DAC內核輸出更新時，可以在DAC輸出上觀測到另一種動態現象以毛刺形式表現出來。此規格與DAC內核中內部開關控制線路之間的不同傳播延遲有關，稱為數模轉換毛刺脈衝或毛刺能量，因為它是在數位字被轉換為類比信號(通過切換開關來選擇DAC電阻)時產生的。
數模轉換毛刺脈衝是器件固有的，但如果PCB佈局不當，它會像數字饋通一樣惡化。
數模轉換毛刺脈衝的典型性能也用主進位躍遷1 LSB的淨面積(nV-s)來衡量。對於一個16位DAC，主進位發生在DAC碼0x7FFF和0x8000相互切換之間，這通常會造成內部絕大多數DAC開關發生切換。
圖5顯示了一個與寫入DAC寄存器相關的數模轉換毛刺脈衝效應示例。若要無視數位饋通貢獻，可以讓DAC利用延遲硬體LDAC事件進行更新，即在數位饋通產生的能量完全耗散之後進行更新。
圖5.數模轉換毛刺脈衝測量示例——AD5686R
不同DAC碼會產生不同的毛刺能量，因為碼變化涉及到不同的開關。
數模轉換毛刺的最差情形並不一定是主碼躍遷(中間位電平碼的1 LSB變化)。這取決於兩個因素：佈局中的內部寄生效應和DAC(包括內部校準引擎)中的內部寄生效應。實際上，數字中間位元電平碼並不一定是中間位電平DAC碼。然而，數字主碼躍遷被認為是量化數模轉換毛刺能量的一個很好的基準。
DAC內核動態效應的傳播
輸出端的壓擺率和響鈴振盪是低頻時的事件，而數位饋通和數模轉換毛刺脈衝主要是中頻到高頻效應。
產生數位饋通的頻率與數位傳輸有關，例如50 MHz時鐘速度或更高速度。例如，壓擺率為1 nV/s時，信號音可以高達300 MHz。圖4和圖5顯示了動態事件頻率所引起的可觀測快速瞬變。
在所有情況下，內部產生的部分能量都可以在外部測量，如上面的圖形所示。傳輸到負載的動態能量取決於與輸出引腳相連的外部電容，它會產生如下的電壓增量：
從基準測量結果可以看出，電壓增量與外部連接的電容是相對獨立的，因為傳輸到外部的動態能量通過DAC輸出引腳這一低阻抗路徑進行耗散。
連續DAC操作
如果DAC在要求快速微調的應用中連續更新，則傳輸到負載的能量不會完全耗散，故而在輸出端會測量到額外的偏移。
電壓增量的值取決於兩個因素：傳輸的能量值和電容的放電時間，如圖6所示。
圖6.VOUT增量與更新速率的關係
假設DAC連續更新，則內部產生的能量是數位饋通和類比毛刺共同作用的結果。
某些情況下，當DAC僅訪問讀/寫寄存器且不執行DAC內核更新操作時，電壓增量僅由數位饋通引起。
AD5686R 4通道16位nanoDAC+案例研究
為了解說這些概念，下面以AD5686R為例進行說明。
連續更新AD5686R輸出會延遲寫操作的間隔時間，從1 μs到20 μs不等。
內部產生的能量在大約1 μs內傳輸出去，該時間是數位饋通持續時間、24位傳輸時間(36 MHz SCLK時鐘)和類比毛刺持續時間的總和。
當更新時間與能量事件相似，或比能量事件更長時，根據電容值(如圖7所示)，產生的電壓增量可近似計算如下：
干擾面積(V–s)
更新間隔時間(s)
圖7.不同負載電容下AD5686R的動態能量示例
1 μs更新一次時，測得的電壓增量與數位饋通能量和類比毛刺一致，0.13 nV-s + 0.5 nV-s = 0.63 nV-s，如圖8所示。
圖8.產生的ΔVOUT與DAC存取時間的關係
舉個例子，若干擾為0.63 nV-s，更新頻率為2 μs，則產生的電壓增量為：
圖9顯示了基準測量結果與等式1之間的一致性。
圖9.實測ΔVOUT結果與利用等式1得到的估計值的比較——AD5686R
並非所有碼都產生相同的淨面積，ΔVOUT會略有差異。圖10顯示了中間電平附近代碼的結果示例。產生較高動態能量的代碼也會表現出較高的ΔVOUT。平均能量與AD5686R資料手冊規格相當(約0.6 nV-s)。
圖10.動態能量和ΔVOUT與DAC碼的關係示例——AD5686R
要以高解析度測量動態能量，輸出信號必須交流耦合。這樣，當試圖以快速存取時間測量動態能量時，部分直流分量可能會丟失。因此，當DAC存取時間過快導致此多餘能量無足夠時間耗散時，ΔVOUT(直流值)是量化此能量的更好方法。
如前所述，測得的淨面積與外部連接的電容無關，如圖7所示。
表1顯示，給定存取時間時，在不同負載電容下測得的ΔVOUT略有差異。
表1.不同DAC存取時間和負載電容對應的ΔVOUT值示例——AD5686R1
1輸出負載 = 2 kΩ，SCLK = 36 MHz。每個器件測量一個通道。
表2顯示了AD5686R在不同DAC存取時間下測得的ΔVOUT：既有不同存取時間下數位饋通和數模轉換毛刺脈衝兩個因素引起的典型ΔVOUT結果(這種情況下更新DAC輸出)，也有僅數字饋通引起的結果(這種情況下DAC碼寫入輸入寄存器，但輸出不更新)。
表2.AD5686R1典型值
1輸出負載 = 2 kΩ || 200 pF，SCLK = 36 MHz。
結語
由於動態現象的本質及其效應與寄生參量和耦合電路緊密相關，它們在不同DAC上會有不同的表現。動態效應的變化取決於具體應用、電路配置和工作條件。
對於DAC輸出的粗調更新，建立時間和時延是DAC更新速率的限制因素。當僅涉及DAC輸出的微調時，或寫入器件而不更新輸出時，DAC內核動態效應產生的額外能量可能會引起一些額外偏移。
如果直流性能在應用中非常重要，請勿以最快速度(由數位介面決定)操作DAC。當應用明確要求較快更新速率時，必須評估能量面積以瞭解其對系統性能的潛在影響。要恰當地量化此影響，最佳做法是實際測量。當系統中存在多餘直流電壓(ΔVOUT)時，建議在不同存取時間下測量該值，以便消除複雜且相對不可靠的交流測量需求。
一般而言，當使用DAC時，應仔細評估動態性能(建立時間、數位饋通和數模轉換毛刺)及系統組態，以確立一個可靠的存取時間(更新速率)。