半導體設計的起點正在改變。 過去的做法相當直接：根據功耗或性能選擇處理器， 然後確定需要多少片上和片外記憶體。 現在，
發生這種情況的部分原因是市場開始強調使用特定于應用的硬體和軟體解決方案， 這些方案之前非常不成熟甚至從未存在過， 以至於開發定制解決方案沒有利潤可言。 比如， 汽車中的駕駛輔助技術在一兩年之前才變成汽車行業的優先發展方向——那時候特斯拉憑藉一款可以自動駕駛的汽車震驚了汽車行業。 而且過去幾年中雲計算也實現了顯著的增長（見圖 1）， 改變了整個資料流程程， 讓傳統的資料中心相形見絀。
圖1：基於雲的存儲和處理的增長預期。 來自 SEMI/Cisco VNI Global IP Traf
機器學習和人工智慧也在迅猛發展， 這是一類使用垂直市場演算法的水準市場解決方案。 IoT/IIot 也在穩步增長， 另外還有虛擬實境和增強現實。 這些因素加在一起， 特定於市場的解決方案就成了行業關注的重心。 在許多這些細分市場中， 選擇某款處理器或記憶體並不如滿足某個市場甚至某個市場的一部分的獨特需求更重要。
圖 2：增強現實市場增長， 來自：Grand View Research
西門子旗下 Mentor 的總裁兼 CEO Wally Rhines 說：“我們可以看到， 針對細分市場的設計多了很多。 在標準產品和定制產品中針對細分市場進行開發會改變市場格局， 因為它們更能適應特定的行業。 。 這麼做的好處是能在特定細分市場中佔據更高的市場份額， 也能給半導體公司帶來更高的利潤。
其中一些細分市場（尤其是涉及安全的細分市場）有自己的認證要求。 其它細分市場則是全新的而且還在發展過程中， 所以使用占主導地位的現成部件構建的設計可能不會取得成功。 第一批智慧手錶就證明了這一點， 它們曾在幾年前如洪水般湧入了消費電子市場。 但是， 因為這些設備採用的是通用的現成部件， 所以這些手錶的電池壽命非常有限， 導致很多消費者覺得它們用起來太麻煩了， 根本算不上是有用的工具。
“不同的市場有不同的起點。 ”ARM 市場開發高級總監 Bill Neifert 說， “隨著汽車電子越來越重要， 開發這種技術的公司也在加大力度發展它們的方法， 以趕上其它市場。
Cadence 的 IP Group 的產品行銷組總監 Marc Greenberg 說：“設計師聚集到了兩方面。 一方面， 可用電晶體數量在增長， 使用先進工藝完成新設計步驟的需求也在增長。 另一方面， 市場視窗還是一樣。 最終結果是人們試圖在設計週期中越來越早地實現基於標準的記憶體和介面 IP。 不久之前， 沒有多少晶片開發經驗的新公司還通常不會嘗試在先進節點上開發晶片或使用最新的片外介面標準。今天，年輕公司同時嘗試先進節點設計和新標準的情況已經很普遍了。”
工藝節點問題這應該是商業 IP 大展身手的地方。這會逐漸發展，而且並不簡單。
“IP 的選擇正變得越來越複雜，因為對於很多設計或重新設計而言，IP 還沒有得到檢驗或還沒在設計中使用過。”ClioSoft 行銷副總裁 Ranjit Adhikary 說，“對於很多這樣的公司而言，真正的關鍵因素是上市時間。這關乎它們將使用哪個節點。但如果內部自己開發 IP 而不是選擇協力廠商 IP，那麼他們的 IP 選擇可能會受限。使用商業 IP 會增加成本。有些公司可能會先使用商業 IP 攻佔市場，然後再通過自己開發 IP 來降低成本。”
這個決策還可以更加複雜。比如，兩種 10nm 工藝的代工廠工藝可能就會有很大的不同，使得同一個 IP 模組的表徵看起來就相當不一樣。而且在某個節點效果最好的方法可能並不是另一個節點的最佳選擇。
“在功率和性能的權衡上，你可以有很多選擇，但必須符合你使用的每個工藝節點。”Synopsys 產品行銷總監 Mary Ann White 說，“所以你總是要有基礎 IP，其中包含記憶體。而且這是由標準單元組成的，可能有很高的密度或很高的性能，但沒有低功耗。在那之後，難度就更大了。”
而且可能還根本沒有可用的 IP，這種情況正越來越多。代工廠正在爭先恐後為新市場提供新工藝，不管是新節點還是已有節點都是如此，從而迫使 IP 供應商選擇該向哪裡投入資源。對於希望使用最新節點的新設計而取得領先的公司而言，這是一個大難題。
“當你研究一個設計時，你必須確定它的 IP 是不是可用的。”eSilicon 的 IP 行銷總監 Lisa Minwell 說，“有什麼限制因素？這可能取決於你的目標市場。所以如果這是一種網路設計，又有什麼限制因素呢？我們一直在奮力工作，好讓我們能控制這一點。你必須要有實實在在可用的 IP。”
整個行業都贊同這一觀點。Flex Logix 的 CEO Geoff Tate 說：“如果一個節點變化足夠大，幾個工程師可能需要六個月才能做出一個可輸出的產品。但對於大多數 IP 而言，輸出時間要重要得多。我們使用了數位設計規則，所以輸出時間要短一點。但我們確實看到客戶在其它 IP 上出現問題。舉個例子，假設你正在開發一種鎖相環（phase-lock loop），成本非常高，你需要一或兩個客戶才能收回成本。做這件事的唯一方法是堅持使用 16/14nm 和 7nm 這樣的主節點，（而儘量跳過） 10nm、12nm 和 22nm 這些中間節點。”
還要將其與先進封裝選擇結合起來考慮，因為並非所有 IP 都適合 fan-out 或 2.5D 設計，所以選擇合適的可用 IP 是很困難的。
基礎設施IP 不是唯一的起點。在一些市場中，晶片製造商已經開始根據電子管道進行設計，並據此開發架構了。
“除非他們明確想做一款通用處理器，否則大多數事情都是從引腳開始的。”ArterisIP CTO Ty Garibay 說，“所以他們可能需要‘這麼多’頻寬或第 4 代 PCIe 或 DDR3、4 或 5。然後你在上面還需要多少不同的通道以及你從哪裡得到這些 PHY？這還可以往內部繼續深入。你有‘這麼多’資料。你在哪裡處理這些資料？你是否需要 GPU 或專用加速器？單一一個市場可能會有某種特定類型的資料。然後你可能會有空閒的處理能力，或者你會用掉一些額外的 CPU 週期來處理你不知道的事情。”
其它公司也觀察到了這種情況。 NetSpeed Systems 行銷和業務發展副總裁 Anush Mohandass 說他在六個月前第一次看到這種轉變的徵兆，那時候一家大型客戶是從互連方面開始設計的，之後才開始考慮工藝。
Mohandass 說：“你後退一步思考一下，這是有道理的。你需要知道頻寬和延遲需求，這樣你就可以規劃不同元素之間的路徑。但當時我還是很驚訝，因為我們之前沒見過這種。第一次出現這種事時，我們還以為這是一個例外。但自那以後，這差不多已經變成了一種模式，尤其是在汽車和超大型存放區領域。實際上，我們正見證著設計方式從以 CPU 為中心轉向以記憶體為中心。為此你要給出藍圖，闡述你移動資料的方式以及系統回應所需的時間。找到這些答案是很關鍵的，因為它決定了感測器發送資料所需的時間。”
安全性至關重要的市場汽車、航空、工業和醫療行業還有額外的問題。這些行業不僅需要可用的 IP，還需要這些 IP 得到市場相關標準的檢驗。
商用航空電子 IP 分成三大類：軟核（soft IP），即可綜合的（synthesizable）的 HDL 原始程式碼；固核（firm IP），基本上就是需要安置和路由的網表；硬核（hard IP），比如帶有嵌入式 ARM 核的 FPGA。所有這些都需要大量文檔。但航空電子的產品週期平均為 2 到 5 年，開發 IP 的附加成本並不顯著。汽車電子則完全不一樣。
“我們看到新細分市場中這種轉變越來越多，比如汽車、超大型存放區和 5G。”NetSpeed 的 Mohandass 說，“這些都是沒有太多傳統的新興細分市場，而且人們認為誰先進入這些市場，誰就將贏得這些市場。”
未知因素對晶片製造商而言，緊跟所有這些市場絕非易事。一些細分市場很新，汽車行業等已有市場又在快速變化，所以顛覆時有發生。協議和標準幾乎在一直不斷地演進，這意味著今天開始的晶片設計可能在到達市場的時候就已經過期了。
這一直都是前沿設計的壞處之一，但問題還在擴散。其中之一是很多新市場並不需要先進節點的技術。此外，很多這些設備都在更大的系統互相連接在一起，所以協定和標準的變化並不限於 finFET 層面的工藝。它們甚至會影響使用更舊節點創造的模擬器件。
有一些解決這個問題的方法。一是為晶片增加餘量，以應對任何變化。二是為設計加入可定制的程式設計性，嵌入式 FPGA 市場已經採取了這種方法。
“如果你專注於 5G，那麼其數字前端可能會隨時間發生很大變化。”Achronix 行銷副總裁 Steve Mensor 說，“你知道有什麼功能，但你不知道這些篩檢程式，因為它們仍還在開發中。唯一能有效應對這種情況的方法是使用 FPGA。在機器學習領域也是一樣。你知道其中會有大量矩陣乘法運算，但你不知道神經元權重的規格。在此之上，演算法也在變化，而且你不知道演算法會變成什麼樣。但如果你有一個卷積神經網路並且要做一個 17×17 的乘法器，那可能就有點過頭了。也許你只需要一個 8×8 的。這能讓你顯著減小尺寸和降低功率。”
另一個問題是如何找到最佳的方法。因為解決一個問題的可能方法非常多，也有解決老問題的新方法出現。ArterisIP 的 Garibay 說：“在自動駕駛和人工智慧等市場，我們看到出現了很多新玩家，已有玩家也在提供新方法。新的次級市場正在發展。IP 組合也在快速變化，而且現在也在向通用市場提供。問題是它們如何能與工具鏈相適應。”
這是非常明顯的，即使對於過去一直被認為是標準部件的微控制器也是一樣。之前的帶有片上記憶體的 8 位元執行器（actuator）已經讓位給連接到外部記憶體的 16 位元和 32 位器件。這種外部記憶體即是之前的 MCU 和 CPU 之間微分器（differentiator）。
Neifert 說：“如果你和 FPGA 公司談談他們使用可程式設計 SoC 的方式，那就可能是嵌入式 CPU 或者可能用在定制 MCU 中。這能提供很強的處理能力和額外的程式設計選擇。開發 MCU 器件的人越來越將其看作是帶有自己的生態系統的 CPU。這種發展的一大推動力是希望能讓終端客戶在上面安裝更多軟體。在此之上，還有安全性問題。你希望客戶能不受安全威脅地運行他們自己的軟體。那也需要新工具，因為不使用新工具而增加這些功能是毫無價值的。你需要軟體建模功能、編譯器和調試器。”
總結現在整個半導體生態系統都在發生改變，這些改變表明晶片製造商進入市場的方式和對他們而言重要的因素都在發生根本性轉變。其中有以下幾大力量：
行業漸漸認識到，贏得一個市場的最好方法並不一定要使用最快或最有功率效率的通用處理器。這促使行業轉向更加異構的處理、先進封裝以及關注採用什麼方式在什麼地方處理不斷增多的資料。
IP 供應商在選擇工藝節點上越來越謹慎，它們希望確保有足夠多的利潤，從而收回他們投入的資源，因為現在每一種產品都很不一樣，不能簡單地就從一種代工廠工藝轉換成另一種。
在終端市場也有很多不確定性，架構師正在重新思考如果設計需要為協定或標準變化或市場需求而進行調整，怎樣才能給設計帶來的影響最小。
總而言之，這些都代表了公司的設計方法的重大轉變，並且它們最終會對工具、IP 選擇和設計的架構本身產生重大的影響。
原文連結：https://semiengineering.com/starting-point-changing-for-designs/
今天是《半導體行業觀察》為您分享的第1431期內容，歡迎關注。
沒有多少晶片開發經驗的新公司還通常不會嘗試在先進節點上開發晶片或使用最新的片外介面標準。今天，年輕公司同時嘗試先進節點設計和新標準的情況已經很普遍了。”工藝節點問題這應該是商業 IP 大展身手的地方。這會逐漸發展，而且並不簡單。
“IP 的選擇正變得越來越複雜，因為對於很多設計或重新設計而言，IP 還沒有得到檢驗或還沒在設計中使用過。”ClioSoft 行銷副總裁 Ranjit Adhikary 說，“對於很多這樣的公司而言，真正的關鍵因素是上市時間。這關乎它們將使用哪個節點。但如果內部自己開發 IP 而不是選擇協力廠商 IP，那麼他們的 IP 選擇可能會受限。使用商業 IP 會增加成本。有些公司可能會先使用商業 IP 攻佔市場，然後再通過自己開發 IP 來降低成本。”
這個決策還可以更加複雜。比如，兩種 10nm 工藝的代工廠工藝可能就會有很大的不同，使得同一個 IP 模組的表徵看起來就相當不一樣。而且在某個節點效果最好的方法可能並不是另一個節點的最佳選擇。
“在功率和性能的權衡上，你可以有很多選擇，但必須符合你使用的每個工藝節點。”Synopsys 產品行銷總監 Mary Ann White 說，“所以你總是要有基礎 IP，其中包含記憶體。而且這是由標準單元組成的，可能有很高的密度或很高的性能，但沒有低功耗。在那之後，難度就更大了。”
而且可能還根本沒有可用的 IP，這種情況正越來越多。代工廠正在爭先恐後為新市場提供新工藝，不管是新節點還是已有節點都是如此，從而迫使 IP 供應商選擇該向哪裡投入資源。對於希望使用最新節點的新設計而取得領先的公司而言，這是一個大難題。
“當你研究一個設計時，你必須確定它的 IP 是不是可用的。”eSilicon 的 IP 行銷總監 Lisa Minwell 說，“有什麼限制因素？這可能取決於你的目標市場。所以如果這是一種網路設計，又有什麼限制因素呢？我們一直在奮力工作，好讓我們能控制這一點。你必須要有實實在在可用的 IP。”
整個行業都贊同這一觀點。Flex Logix 的 CEO Geoff Tate 說：“如果一個節點變化足夠大，幾個工程師可能需要六個月才能做出一個可輸出的產品。但對於大多數 IP 而言，輸出時間要重要得多。我們使用了數位設計規則，所以輸出時間要短一點。但我們確實看到客戶在其它 IP 上出現問題。舉個例子，假設你正在開發一種鎖相環（phase-lock loop），成本非常高，你需要一或兩個客戶才能收回成本。做這件事的唯一方法是堅持使用 16/14nm 和 7nm 這樣的主節點，（而儘量跳過） 10nm、12nm 和 22nm 這些中間節點。”
還要將其與先進封裝選擇結合起來考慮，因為並非所有 IP 都適合 fan-out 或 2.5D 設計，所以選擇合適的可用 IP 是很困難的。
基礎設施IP 不是唯一的起點。在一些市場中，晶片製造商已經開始根據電子管道進行設計，並據此開發架構了。
“除非他們明確想做一款通用處理器，否則大多數事情都是從引腳開始的。”ArterisIP CTO Ty Garibay 說，“所以他們可能需要‘這麼多’頻寬或第 4 代 PCIe 或 DDR3、4 或 5。然後你在上面還需要多少不同的通道以及你從哪裡得到這些 PHY？這還可以往內部繼續深入。你有‘這麼多’資料。你在哪裡處理這些資料？你是否需要 GPU 或專用加速器？單一一個市場可能會有某種特定類型的資料。然後你可能會有空閒的處理能力，或者你會用掉一些額外的 CPU 週期來處理你不知道的事情。”
其它公司也觀察到了這種情況。 NetSpeed Systems 行銷和業務發展副總裁 Anush Mohandass 說他在六個月前第一次看到這種轉變的徵兆，那時候一家大型客戶是從互連方面開始設計的，之後才開始考慮工藝。
Mohandass 說：“你後退一步思考一下，這是有道理的。你需要知道頻寬和延遲需求，這樣你就可以規劃不同元素之間的路徑。但當時我還是很驚訝，因為我們之前沒見過這種。第一次出現這種事時，我們還以為這是一個例外。但自那以後，這差不多已經變成了一種模式，尤其是在汽車和超大型存放區領域。實際上，我們正見證著設計方式從以 CPU 為中心轉向以記憶體為中心。為此你要給出藍圖，闡述你移動資料的方式以及系統回應所需的時間。找到這些答案是很關鍵的，因為它決定了感測器發送資料所需的時間。”
安全性至關重要的市場汽車、航空、工業和醫療行業還有額外的問題。這些行業不僅需要可用的 IP，還需要這些 IP 得到市場相關標準的檢驗。
商用航空電子 IP 分成三大類：軟核（soft IP），即可綜合的（synthesizable）的 HDL 原始程式碼；固核（firm IP），基本上就是需要安置和路由的網表；硬核（hard IP），比如帶有嵌入式 ARM 核的 FPGA。所有這些都需要大量文檔。但航空電子的產品週期平均為 2 到 5 年，開發 IP 的附加成本並不顯著。汽車電子則完全不一樣。
“我們看到新細分市場中這種轉變越來越多，比如汽車、超大型存放區和 5G。”NetSpeed 的 Mohandass 說，“這些都是沒有太多傳統的新興細分市場，而且人們認為誰先進入這些市場，誰就將贏得這些市場。”
未知因素對晶片製造商而言，緊跟所有這些市場絕非易事。一些細分市場很新，汽車行業等已有市場又在快速變化，所以顛覆時有發生。協議和標準幾乎在一直不斷地演進，這意味著今天開始的晶片設計可能在到達市場的時候就已經過期了。
這一直都是前沿設計的壞處之一，但問題還在擴散。其中之一是很多新市場並不需要先進節點的技術。此外，很多這些設備都在更大的系統互相連接在一起，所以協定和標準的變化並不限於 finFET 層面的工藝。它們甚至會影響使用更舊節點創造的模擬器件。
有一些解決這個問題的方法。一是為晶片增加餘量，以應對任何變化。二是為設計加入可定制的程式設計性，嵌入式 FPGA 市場已經採取了這種方法。
“如果你專注於 5G，那麼其數字前端可能會隨時間發生很大變化。”Achronix 行銷副總裁 Steve Mensor 說，“你知道有什麼功能，但你不知道這些篩檢程式，因為它們仍還在開發中。唯一能有效應對這種情況的方法是使用 FPGA。在機器學習領域也是一樣。你知道其中會有大量矩陣乘法運算，但你不知道神經元權重的規格。在此之上，演算法也在變化，而且你不知道演算法會變成什麼樣。但如果你有一個卷積神經網路並且要做一個 17×17 的乘法器，那可能就有點過頭了。也許你只需要一個 8×8 的。這能讓你顯著減小尺寸和降低功率。”
另一個問題是如何找到最佳的方法。因為解決一個問題的可能方法非常多，也有解決老問題的新方法出現。ArterisIP 的 Garibay 說：“在自動駕駛和人工智慧等市場，我們看到出現了很多新玩家，已有玩家也在提供新方法。新的次級市場正在發展。IP 組合也在快速變化，而且現在也在向通用市場提供。問題是它們如何能與工具鏈相適應。”
這是非常明顯的，即使對於過去一直被認為是標準部件的微控制器也是一樣。之前的帶有片上記憶體的 8 位元執行器（actuator）已經讓位給連接到外部記憶體的 16 位元和 32 位器件。這種外部記憶體即是之前的 MCU 和 CPU 之間微分器（differentiator）。
Neifert 說：“如果你和 FPGA 公司談談他們使用可程式設計 SoC 的方式，那就可能是嵌入式 CPU 或者可能用在定制 MCU 中。這能提供很強的處理能力和額外的程式設計選擇。開發 MCU 器件的人越來越將其看作是帶有自己的生態系統的 CPU。這種發展的一大推動力是希望能讓終端客戶在上面安裝更多軟體。在此之上，還有安全性問題。你希望客戶能不受安全威脅地運行他們自己的軟體。那也需要新工具，因為不使用新工具而增加這些功能是毫無價值的。你需要軟體建模功能、編譯器和調試器。”
總結現在整個半導體生態系統都在發生改變，這些改變表明晶片製造商進入市場的方式和對他們而言重要的因素都在發生根本性轉變。其中有以下幾大力量：
行業漸漸認識到，贏得一個市場的最好方法並不一定要使用最快或最有功率效率的通用處理器。這促使行業轉向更加異構的處理、先進封裝以及關注採用什麼方式在什麼地方處理不斷增多的資料。
IP 供應商在選擇工藝節點上越來越謹慎，它們希望確保有足夠多的利潤，從而收回他們投入的資源，因為現在每一種產品都很不一樣，不能簡單地就從一種代工廠工藝轉換成另一種。
在終端市場也有很多不確定性，架構師正在重新思考如果設計需要為協定或標準變化或市場需求而進行調整，怎樣才能給設計帶來的影響最小。
總而言之，這些都代表了公司的設計方法的重大轉變，並且它們最終會對工具、IP 選擇和設計的架構本身產生重大的影響。
原文連結：https://semiengineering.com/starting-point-changing-for-designs/
今天是《半導體行業觀察》為您分享的第1431期內容，歡迎關注。