一文講清EMI電磁干擾技術，泰爾摩爾實驗室再也不會讓我週末加班
EMI
EMI的意思是電磁干擾。我們都知道當電路出現一個你不希望看到的現象，
EMI從本質上講就是你不想看到的信號出現在你的電路中。EMI出現在電路中的途徑有兩種：一種的傳導，一種的輻射。傳導就是信號通過走線或者其他路徑進入到被干擾的地方。輻射就是通過耦合的方式進行干擾。
怎麼定位是傳導還是輻射EMI呢？就是把電路一塊一塊的斷開連接，
輻射的EMI可以分為兩類，近端場效應和射頻場效應。有一個大概的劃分，距離在一個波長以內的是近端場效應，一個波長以外的是遠端場效應。
近端場的磁場會引起電流干擾。近端場的電場會引起電壓的干擾。
有一種很簡單的方法測試電場。
在一本資料上看到過。在點對點的佈線中（我們的主機板上很多線都是點對點的佈線，比如說一個兩層的FPC），分佈系統會產生振鈴（無端接的情況），集總系統有可能會有可能不會。大概區分分佈系統和集總系統的的數位是L/6。
集總參數電路可能振鈴可能不振鈴。這取決於電路的Q值。電路的Q值顯示出電路中信號消逝消逝的快慢。在低Q值電路中，信號衰減得很快，在高Q值電路中，信號卻來回振盪，經過幾個振鈴週期才會消失。
Q值為1的數位電路中，會顯示出16%的過沖，Q值為2的數位電路，則顯示44%的過沖。
Q值的計算公式大概由驅動器的源端電阻，導線的串聯電感和接收器的負載電容組成。
R是驅動器的輸出電阻，L是電路的電感，C是接收器的負載電容。
其中電路的電感計算公式為
D為繞接線的直徑，H為線路對接地平面的高度，
所以，直徑越大，對地距離越近，線長越短Q值就越小。
所以在一個系統中長線反射和短線振鈴的時候都應該端接。
端接分為末端端接，源端端接和中間端接。
阻性的端接器能夠防止反射或振鈴問題。
當使用末端端接的時候，每個驅動門短路直接連接到傳輸線。末端端接器位於接收器。末端端接線的特點是：
驅動波形以滿幅度沿著整個電纜的路徑傳播。
所有的反射被末端端接電阻衰減。
接收到的電壓等於傳輸電壓。
源端端接方式指的是把每個驅動門電路通過一個串聯電阻連接到傳輸線上。串聯電阻的值加上驅動門的輸出阻抗，應該等於傳輸線的特性阻抗。這樣，源端的反射係數為零。
源端端接電路的特性為：
驅動波形在傳輸到線路之前被串聯端接電阻分擔一半。
驅動信號以一半的強度傳播到線路末端。
遠端（開路）的信號反射係數是1。反射信號的強度是信號強度的一半。一半強度的反射加上一半強度的初始輸入信號，在接收端達到信號的完整電平。
反射信號沿著線路向源端反向傳播，被源端端接衰減。
末端反射返回到源端後，驅動電流下降為零。一直保持到下個信號轉換。在快速系統中，下個轉換在末端反射到達之前就開始了。
在相同傳輸線阻抗和相同的負載情況下，源端端接電路的上升時間是末端端接電路的兩倍。
在驅動電壓和傳輸線阻抗都相同的條件下，源端端接電路的功耗小於末端端接負載的功耗。
在低速系統中，源端端接線所需的平均電流比較低。在高速系統中，末端反射回到源端之前，源端端接線上的下一個跳變已經開始，所以需要驅動電源保持最大值。
中間端接模型
中間端接付出了信號衰減的代價，但是可以改善系統的階躍回應。
端接電阻時應考慮
1，端接電阻阻值的準確性
一個端接電阻應該減少或消除傳輸線上的不必要的反射。只有當它的阻抗值和傳輸線特性阻抗匹配時才能完成這項功能。
2，端接電阻的功耗
當電路的反射能量全部消耗在電阻上時，電阻會發熱。電阻過熱的結果是其阻抗值可能漂移，引起反射。嚴重的時候會直接爆裂。
3，端接電阻的串聯電感
端接電阻的寄生電感，可能會引起不必要的反射。
下面再回顧下一個串擾公式
串擾：
如圖中顯示，流經環路A的電流產生的一些磁力線穿過了環路B。因此，環路A的電流變化改變了由環路B所包圍的磁通量。環路B中的磁通量變化感應產生了環路B上的雜訊電壓，稱為串擾。環路A中的電流變化與環路B中電壓成比例，比例常數稱為環路A和B的互感。
互感
h為據地平面的高度，s為兩線之間的距離,L為一條導線的電感。
傳輸線降低EMI的原因是，限制信號返回電流的流動路徑，保證返回電流緊貼著信號的輸出線路。產出的電路環路面積非常小，由輸出和返回電流路徑產生的磁場相互抵消。
處理導線中EMI還有另外兩種方法：
1， 小電流的信號更容易受到干擾。
當電壓一定的時候，因為要限制功率，所以電流比較小。小功率的信號被一個小的功率的信號就干擾。所以增大驅動能力可能是解決EMI的一種方法。
2， 在射頻干擾時，找到接收天線，並破壞它。
天線可能是在前面提到過的，二極子天線（一根導線和一根地線），或者是天線環。它們可能接收到磁場或者電場的信號。
任何非正弦波信號在頻域內都有非常豐富的諧波分量，這些諧波分量便是引起EMI輻射的“罪魁禍首”。
影響其諧波分量的最主要因素是信號的上升沿，所以在邏輯器件的選擇以及程式設計方面有一個原則：“信號的上升沿能夠滿足功能要求且留一定的裕量即可，不要強求過小的上升時間”。
從下圖可以看出，即使是相同的信號頻率，上升時間小的信號在頻域覆蓋的頻帶要寬，並且基頻後的相同頻點上幅度要大，所以信號的上升沿越小，其干擾強度越大。
在滿足產品功能要求的情況下，沿盡可能緩；
如下圖所示，使沿變緩的方法是增大電阻R和電容C的值；
所以，單板原理圖設計時，在時鐘信號的輸出端串聯一個電阻R，此電阻同時可以用來進行匹配（見後續描述）；
電容C的實現可以採用在PCB設計時預留焊盤或通過信號線的對地分佈電容來控制。
一般的處理方法是端接：
從下圖中的左圖可以看出，原先的過沖沒有了，所以右圖中的頻域輻射圖得到了很大的改善。
對於可程式設計的匯流排輸出晶片，建議使用軟體控制其沿的陡度；
對於不可程式設計的晶片，採用的方法同時鐘源，但給每根匯流排都並電容的可能性不大，因為每根匯流排對地都有分佈電容，所以增大下圖中的R同樣可以減緩信號上升沿。
匹配電阻的選擇：22歐姆～51歐姆。
一般不建議採用阻排，因為阻排容易產生串擾，並且阻排之中如果有一個電阻故障，整個阻排都需要更換，成本大。
但是我們在FLASH資料匯流排是用的排阻一樣的東西，它內部還有個下地的電容。可以節省布板的空間。
燚智慧周教授
原文來自燚智慧硬體開發網（燚，yi，熊熊大火燃燒的樣子）
電容分類大全！硬體工程師必須收藏！
硬體工程師理論之PCB的生產流程-燚智慧周教授講智慧硬體開發實戰
所有的反射被末端端接電阻衰減。
接收到的電壓等於傳輸電壓。
源端端接方式指的是把每個驅動門電路通過一個串聯電阻連接到傳輸線上。串聯電阻的值加上驅動門的輸出阻抗，應該等於傳輸線的特性阻抗。這樣，源端的反射係數為零。
源端端接電路的特性為：
驅動波形在傳輸到線路之前被串聯端接電阻分擔一半。
驅動信號以一半的強度傳播到線路末端。
遠端（開路）的信號反射係數是1。反射信號的強度是信號強度的一半。一半強度的反射加上一半強度的初始輸入信號，在接收端達到信號的完整電平。
反射信號沿著線路向源端反向傳播，被源端端接衰減。
末端反射返回到源端後，驅動電流下降為零。一直保持到下個信號轉換。在快速系統中，下個轉換在末端反射到達之前就開始了。
在相同傳輸線阻抗和相同的負載情況下，源端端接電路的上升時間是末端端接電路的兩倍。
在驅動電壓和傳輸線阻抗都相同的條件下，源端端接電路的功耗小於末端端接負載的功耗。
在低速系統中，源端端接線所需的平均電流比較低。在高速系統中，末端反射回到源端之前，源端端接線上的下一個跳變已經開始，所以需要驅動電源保持最大值。
中間端接模型
中間端接付出了信號衰減的代價，但是可以改善系統的階躍回應。
端接電阻時應考慮
1，端接電阻阻值的準確性
一個端接電阻應該減少或消除傳輸線上的不必要的反射。只有當它的阻抗值和傳輸線特性阻抗匹配時才能完成這項功能。
2，端接電阻的功耗
當電路的反射能量全部消耗在電阻上時，電阻會發熱。電阻過熱的結果是其阻抗值可能漂移，引起反射。嚴重的時候會直接爆裂。
3，端接電阻的串聯電感
端接電阻的寄生電感，可能會引起不必要的反射。
下面再回顧下一個串擾公式
串擾：
如圖中顯示，流經環路A的電流產生的一些磁力線穿過了環路B。因此，環路A的電流變化改變了由環路B所包圍的磁通量。環路B中的磁通量變化感應產生了環路B上的雜訊電壓，稱為串擾。環路A中的電流變化與環路B中電壓成比例，比例常數稱為環路A和B的互感。
互感
h為據地平面的高度，s為兩線之間的距離,L為一條導線的電感。
傳輸線降低EMI的原因是，限制信號返回電流的流動路徑，保證返回電流緊貼著信號的輸出線路。產出的電路環路面積非常小，由輸出和返回電流路徑產生的磁場相互抵消。
處理導線中EMI還有另外兩種方法：
1， 小電流的信號更容易受到干擾。
當電壓一定的時候，因為要限制功率，所以電流比較小。小功率的信號被一個小的功率的信號就干擾。所以增大驅動能力可能是解決EMI的一種方法。
2， 在射頻干擾時，找到接收天線，並破壞它。
天線可能是在前面提到過的，二極子天線（一根導線和一根地線），或者是天線環。它們可能接收到磁場或者電場的信號。
任何非正弦波信號在頻域內都有非常豐富的諧波分量，這些諧波分量便是引起EMI輻射的“罪魁禍首”。
影響其諧波分量的最主要因素是信號的上升沿，所以在邏輯器件的選擇以及程式設計方面有一個原則：“信號的上升沿能夠滿足功能要求且留一定的裕量即可，不要強求過小的上升時間”。
從下圖可以看出，即使是相同的信號頻率，上升時間小的信號在頻域覆蓋的頻帶要寬，並且基頻後的相同頻點上幅度要大，所以信號的上升沿越小，其干擾強度越大。
在滿足產品功能要求的情況下，沿盡可能緩；
如下圖所示，使沿變緩的方法是增大電阻R和電容C的值；
所以，單板原理圖設計時，在時鐘信號的輸出端串聯一個電阻R，此電阻同時可以用來進行匹配（見後續描述）；
電容C的實現可以採用在PCB設計時預留焊盤或通過信號線的對地分佈電容來控制。
一般的處理方法是端接：
從下圖中的左圖可以看出，原先的過沖沒有了，所以右圖中的頻域輻射圖得到了很大的改善。
對於可程式設計的匯流排輸出晶片，建議使用軟體控制其沿的陡度；
對於不可程式設計的晶片，採用的方法同時鐘源，但給每根匯流排都並電容的可能性不大，因為每根匯流排對地都有分佈電容，所以增大下圖中的R同樣可以減緩信號上升沿。
匹配電阻的選擇：22歐姆～51歐姆。
一般不建議採用阻排，因為阻排容易產生串擾，並且阻排之中如果有一個電阻故障，整個阻排都需要更換，成本大。
但是我們在FLASH資料匯流排是用的排阻一樣的東西，它內部還有個下地的電容。可以節省布板的空間。
燚智慧周教授
原文來自燚智慧硬體開發網（燚，yi，熊熊大火燃燒的樣子）
電容分類大全！硬體工程師必須收藏！
硬體工程師理論之PCB的生產流程-燚智慧周教授講智慧硬體開發實戰