有別於上一代Netburst， IntelCore微架構將會統一用於桌面電腦(Conroe)、筆記型電腦(Merom)及主流伺服器(WoodCrest)產品中。 據Intel表示Core微架構整合了Mobile架構的省電高效率與Netburst優秀功能， 並為Multi-Core應用作出準備及優化。 話雖如此但我們卻很難在Core微架構中找到半點Netburst的影子， 而且它的設計近乎90%是基於Mobile架構的Yonah核心作出改良， 而只保留了NetBurst架構中的Prefetching， 因此把Core微架構說成把Netburst和Mobile架構結合是有點牽強。
雖然Intel Core微架構是基於Yonah的設計， 但其實約有70-80%的架構和電路被重新設計， 並加入了五大重要創新， 其中包括Intel Wide Dynamic、Intel Intelligent Power Capability、Intel Adcanced Smart Cache、Intel Smart Memoru Acess及Intel Adcanced Digital Media Boost， 下面就讓我們來對這五大重要創新進行一個介紹。
五大創新之Intel Wide Dynamic Execution
由Pentium Pro開始， Intel加入了Dynamic execution動態執行， 讓x86處理器首次支援Data Flow Analysis、Speculative Execution、Out of Order Execution及Super Scalar等RISC的處理器技術技術。 直至Pentium 4的NetBurst架構則被再度改良稱為Advanced Dynamic Executive， 它採用更深的Out of Order Speculative Executive引擎， 以讓高Pipeline Stage（管線等級）架構減少浪費， 同時改善Branch-Prediction機制來減少造成分支預測錯誤， 避免性能過於低下。
明顯地Intel Core微架構的Wide Dynmaic Execution和Adcanced Dynamic Executive意義不同， 它的出發點在於如何提高每週期指令處理數目， 改善執行時間及提升處理器的功耗表現， Core微架構擁有4組Decoder(3 Simple decoders + 1 Complex decoder)， 比上代Pentium Pro(P6)/PentiumII/PentiumIII/Pentium M架構擁有2 Simple decoders + 1 Complex decoder可多處理一組指令， 與AMDK8不同的是它只擁有3組Complex ecoders， 正常來說大部份x86指令均可以採用Simple Coder把它翻譯成一個Micro-Op指令， 只有極少數學運算的指令， 需要採用Complex decoders來把它翻譯為四個Micro-Ops指令， 因此在正常情況下Core微架構對比Netburst及K8有更優秀的指令執行效率。 取消了高頻率政策，
Wide Dynamaic Execution首次加入了Macro-Fusion技術。 在上一代的微架構中， 每個指令被送來時其解碼及執行操作是完全獨立的， 但Intel Core微架構可以讓常見的指令組例如一個Compare指令配隨後擁有一個Jump指令， 便可把這個指令組合成單一的Micro-Op指令， 這讓Core微架構在特定情況下每個週期可運算五組指令， 據Intel表示大部份x86程式， 約每十至十五個指令就會出現一組可通過Macro -Fusion被組合， 因此減少了程式執行所需運算時間、提升性能卻不會增加處理器的功耗， 為此Intel也改進了ALU(Arithmetic Logic Unit)部份以支援Macro-Fusion技術。
此外Intel Core微架構保留了Banias微架構的Micro-op Fusion技術， 在現代的x86處理器， x86指令(Macro-ops)會被分拆去為長短相同的Micro-Ops指令，