電源穩壓和去耦
電容用的最多的就是電源穩壓和去耦， 一塊Android系統的電路板上， 超過60%的電容都是用在電源系統上的。
輸出端需要電容， 輸入端也需要電容。
↑ PMU輸出端的穩壓， 每一個LDO輸出端配置一個電容
↑ 音訊功放輸入端的穩壓和去耦
總體共用一個大電容來穩壓， 每一組引腳使用一組（一大一小兩顆）去耦電容。
由於電容的寄生電感， 導致每個電容只能負責一個頻率範圍， 而不是全部頻段。
示例這顆最大輸出可達20W， 聲音大和聲音小的時候功耗差別非常大， 電源抖動很厲害， 輸出的數位格式的音訊（Class-D）帶來的高頻雜訊很大。
因此採用了一顆470uF的電解電容， 用來做音訊低頻級別的穩壓（<2KHz）,電源輸入腳分了兩組， 7和8， 41和42。 這兩組電源輸入離的比較遠， 因此使用了2組陶瓷去耦電容。 分別是22uF濾除音訊級別的雜訊， 22nF濾除數字音訊10MHz級別的雜訊。
其中電解電容的寄生電感太高， 導致高頻回應很差， 高頻過不去。 陶瓷電容高頻響應好， 能夠過濾高頻， 但是低頻不行。 這也是一組多個電容， 大大小小一起用的原因。
雖然這些引腳都接入了PVDD網路， 但是畫原理圖的時候要按照Layout走線方式來畫， Layout工程師可以直觀的從原理圖的形狀上看出來應當如何擺件。
↑ 常見直流電源網路的架構， 星形架構
穩壓， 就是穩定供電電壓。 這個概念用在電容身上， 跟去耦是差不多的意思。
去耦， 就是去除幾個設備之間的相互影響。 有時候也叫“解耦”。
耦合， Coupling， 連接的意思。 “耦”字本意也是兩兩相連。 可以形象的理解為“藕斷絲連”， 這一邊有什麼動靜， 另一邊也會跟著有反應。 去耦的意思就是去除設備之間的耦合性， 這一邊怎麼動， 跟另一邊沒有關係。
設備之間有什麼關聯性呢？
從上面的電源架構圖可以看出來， 電源系統至少要有一個輸出端和一個輸入端， 即供電設備和用電設備。 平時使用的時候往往會有一個輸出端和多個輸入端。
用電設備可以等效為一個電阻， 施加一定的電壓， 消耗一定的電流。 LED燈這樣的被動器件可以認為是一個固定的電阻， 但是凡是內部有邏輯電路的稍微複雜一點的元器件，
跳動的電流和電阻， 會帶來電壓的抖動。 如果不加處理， 這些抖動的電壓就會從用電設備傳遞到到整個電源網路。 一方面這些抖動會產生電磁輻射（導線上的變化的電流產生電磁波）， 另一方面會直接傳導到其他用電設備上， 對其他設備產生干擾。
因此在每一個設備輸入端附近都需要增加去耦電容， 靠近輸入端擺放。
通常去耦電容的經驗值為：
100KHz以下， 10uF
100K-10MHZ， 100nF
10M-100MHz， 10nF
超過100MHz， 更小， 視情況而定。
普通數位電路中， 最普遍的選擇是100nF（0.1uF）和1uF， 每個電源輸出口放一個1uF的， 電源輸入口放一個100nF或1uF的， 算是一個萬金油式的做法，能適用於絕大部分場景。
去耦電容的擺放，要靠近設備輸入端，有些設備pin腳很多，同一組電源有多個輸入腳，就需要配置多個去耦電容，以減小各個引腳之間的相互干擾。
像智慧系統的CPU和DDR，不管是手機還是電腦，功耗高頻率高，需要的去耦電容就非常多。
↑ DDR供電上的一大堆去耦電容
↑ CPU供電上的一大堆去耦電容
↑ 高通驍龍6系CPU背後的去耦電容陣列
↑ Intel CPU內部和主機板周圍的去耦電容
高速處理器的這麼多去耦電容的數值選擇和排列順序是很講究的，需要做PDN模擬，通過軟體類比出來PCB走線、去耦電容的容值、數量和位置對於電源系統的高頻阻抗特性，使供電電源更穩定。如果PDN模擬超標太多，就很可能造成系統運行不穩定。電路板佈局的不同和走線的不同對電源系統也會有很大的影響。
這類去耦電容的設計方案，晶片原廠會推薦一個參考值，通常會按照參考設計來做，最終再模擬確認。
至於MCU類型，以及不超過500MHz的運行頻率的低端處理器，只要靠近放就可以了，不需要模擬也能正常工作，要求沒那麼高。
燚智慧周教授
原文來自燚智慧硬體開發網（燚，yi，熊熊大火燃燒的樣子）
電容分類大全！硬體工程師必須收藏！
硬體工程師的烙鐵和熱風槍-燚智慧周教授開講智慧硬體開發實戰
硬體工程師理論基礎之PCB和FPC-燚智慧周教授開講智慧硬體開發
去耦電容的擺放，要靠近設備輸入端，有些設備pin腳很多，同一組電源有多個輸入腳，就需要配置多個去耦電容，以減小各個引腳之間的相互干擾。
像智慧系統的CPU和DDR，不管是手機還是電腦，功耗高頻率高，需要的去耦電容就非常多。
↑ DDR供電上的一大堆去耦電容
↑ CPU供電上的一大堆去耦電容
↑ 高通驍龍6系CPU背後的去耦電容陣列
↑ Intel CPU內部和主機板周圍的去耦電容
高速處理器的這麼多去耦電容的數值選擇和排列順序是很講究的，需要做PDN模擬，通過軟體類比出來PCB走線、去耦電容的容值、數量和位置對於電源系統的高頻阻抗特性，使供電電源更穩定。如果PDN模擬超標太多，就很可能造成系統運行不穩定。電路板佈局的不同和走線的不同對電源系統也會有很大的影響。
這類去耦電容的設計方案，晶片原廠會推薦一個參考值，通常會按照參考設計來做，最終再模擬確認。
至於MCU類型，以及不超過500MHz的運行頻率的低端處理器，只要靠近放就可以了，不需要模擬也能正常工作，要求沒那麼高。
燚智慧周教授
原文來自燚智慧硬體開發網（燚，yi，熊熊大火燃燒的樣子）
電容分類大全！硬體工程師必須收藏！
硬體工程師的烙鐵和熱風槍-燚智慧周教授開講智慧硬體開發實戰
硬體工程師理論基礎之PCB和FPC-燚智慧周教授開講智慧硬體開發