您的位置:首頁>設計>正文

高速PCB設計系列基礎知識51|特殊信號線的處理

本期講解的是PCB設計中特殊信號線的處理知識。

1.時鐘線:

特點:時鐘信號傳輸0101……的激勵信號, 用來觸發和鎖存資料, 位址, 控制等信號, 應遵循以下設計要求:

(1)建議時鐘線應優先內層佈線, 無特殊情況, 控制表層走線小於500mil。

(2)時鐘線以電源, GND為參考平面時, 參考平面必須完整, 時鐘線不跨分割, 如跨分割需要在跨分割處橋接處理。

(3)晶振及時鐘驅動電路表層, 除Fanout外, 不得有其它佈線。

(4)時鐘, 重定, 中斷, 按3W佈線原則

(5)建議時鐘信號換層, 且回流參考平面也改變時, 如查參考平面的改變分佈在不同層的GND平面, 在時鐘信號換層孔旁布一個接地過孔。

如果參考平層的改變為電源層, 切換到GND層, 需要和SI/EMC工程師確認是否添加縫補電容。

(6)建議時鐘佈線與對外介面, 接手條, 開關電源間距≥1000mil

(7)建議時鐘信號與相鄰層5H範圍內並行佈線的長度≤1000mil

匯流排

匯流排是兩個或兩個以上設備通訊的共用物理通路, 是信號線的集合, 是多個部件間的公共連線, 用於在各個部件間傳輸資訊。

接照工作模式不同, 匯流排可以分為兩種類型:一種是平行匯流排, 一種是串列匯流排。

2.平行匯流排:

(1)建議匯流排優選內層佈線, 儘量增大與其它佈線的間距

(2)除特殊要求外, 單線設計阻抗保證50歐, 差分設計阻抗保證100歐。

說明:一些特殊的阻抗如RAMBUS, 要求單線分別為55歐和34歐, 而RS485匯流排則要求差分阻抗120歐

(3)建議同一組匯流排保持佈線基本等長, 與時鐘線遵循一定的時序關係, 參照時序分析強果控制佈線長度。

(4)建議盡可能的靠近本組匯流排的I/O電源或GND參考平面, 保證參考平面的完整性

(5)上升時間小於1ns的匯流排, 要求有完整參考平面, 不得跨分割

(6)建議低位元位址匯流排參照時鐘佈線要求

(7)蛇形繞線線的間距不得小於3倍線寬

3.高速串列匯流排:

頻率高於100Mbps的串列匯流排, 在佈線設計中除遵循平行匯流排通用的串擾控制, 佈線規則之外, 還需額外考慮一些要求:

(1)高速串列匯流排需要考慮佈線的損耗, 確定線寬線長

(2)建議一般情況下線寬不小於5mil, 佈線儘量短

說明:但對3.125Gbps以上的信號, 晶片到背板連接器的佈線長度並非越短越好,

具體長度結合晶片高速能力, 連接器選型, 板材等系統環境模擬, 測試決定。

(3)高速串列匯流排除Fanout過孔外, 儘量不要打孔換層。

(4)串列匯流排所涉及的外掛程式管腳, 速率達3.125Gbps以上時, 應優化反焊盤以減少阻抗不連續帶來的不射影響。

說明:在增大反焊盤時, 需考慮到對電流, 地平面通流能力所造成的影響

(5)建議高速串列匯流排佈線換層時, 選擇使用過孔Stub最小的佈線層, 對於到連接器的信號, 在佈線空間有限時, 過孔Stub短的佈線層, 優先分配給發送端。

說明:發送端信號能量強

(6)建議速率達3.125Gbps或以上時, 信號過孔旁打地孔, AC藕合電容也要對反焊盤特殊處理。

(7)如果高速信號過孔採用背鑽處理, 需要考慮電源地平面通流能力變小,

以及通流瓶頸變窄後的濾波環路電感增大帶來的影響

(8)高速信號避開平面層的分割線, 信號線邊緣與分割線邊緣空間水準間距保證3W。

(9)收發兩個方向的高速信號, 不能交叉在一起走線

4.差分線:

特點:差分線就是用兩個幅度相同, 極性相反的信號傳輸一路資料, 依靠兩根信號電平差判決邏輯狀態的信號傳輸方式。

差分線有兩種實現方式:同層藕合方式和相鄰層藕合方式。

(1)如沒有特殊要求, 差分線均採用同層藕合方式佈線

(2)除差分線兩端1000MIL範圍內, 差分線在佈線時要保持並行, 線寬, 線間距保持不變。

以上便是PCB設計中特殊信號線的處理知識, 下期預告:電源通流與回饋信號處理。

Next Article
喜欢就按个赞吧!!!
点击关闭提示