-
你見過幾座淩晨4點的城市?
眾所皆知,籃球天才科比知道每天洛杉磯淩晨4點的樣子。其實,淩晨4點的城市還有無數的他們:要在天亮之前,把城市清掃乾淨的他們為搶救病人不分晝夜的他們已經快站了一夜的他們為了生計,比旁人更懂夜的黑的他們為了自己的夢想,不貪戀溫暖被窩的他們淩晨
2018-04-25 2 -
高速PCB設計系列基礎知識75|鋼網層的光繪設置
本期講解的是PCB設計中鋼網層的光繪設置。以PASTEMASK-TOP為例,PASTEMASK-BOTTOM以此類推首先把ALLEGRO的COLOR管理器打開,並把所有層面都OFF:在 BOARD GEOMETY中選擇OUTLINE在PA
2018-01-23 1 -
高速PCB設計系列基礎知識72|負片層的光繪設置
本期講解的是PCB設計中負片層的光繪設置。負片層的光繪層面設置只要在正片層的光繪設置的基礎上加上ANTI ETCH對應的當前負片層和THTUGH ALL對應的ANTI ETCH,如下圖執行生成對應層面設置的命令選擇available fi
2017-12-28 0 -
高速PCB設計系列基礎知識70|Artwork參數設置
本期講解的是PCB設計輸出光繪Artwork參數設置。Artwork是板廠製造PCB板所需要用的一組影像底片,PCBLayout完成後,需將圖形製作成底片檔,提供給板廠製作PCB板。如果需要對底片檔的一些合適與規範做進一步瞭解,可以參考相
2017-12-18 0 -
教育技術協會關於舉辦Cadence電子設計高級研修班(1月份)通知
2018年1月份即將迎來由中國教育技術協會舉辦的第六期Cadence電子設計骨幹教師高級研修班,現發佈以下通知:一、研修報到時間及地點研修時間:2018年1月15日-20日(15日報到)研修地點:廣東省東莞市松山湖中集智穀產業園五棟二、研
2017-12-23 0 -
教育技術協會關於舉辦Cadence電子設計高級研修班(進階版)通知
中國教育技術協會舉辦的第七期Cadence電子設計骨幹教師高級研修班(進階版)將於2018年1月底舉行,現發佈以下通知:一、研修報到時間及地點研修時間:2018年1月22日-28日(22日報到)研修地點:廣東省東莞市松山湖中集智穀產業園五
2017-12-23 2 -
高速PCB設計系列基礎知識67|尺寸與公差標注內容與通用知識
本期講解的是PCB設計中,尺寸與公差標注內容與通用知識。1.需要標注的內容(1)PCB的外形尺寸,四角及金手指倒角尺寸,板厚尺寸。其中金手指倒角規則以連接器廠家推薦的規則為主。(2)定位孔、安裝孔(螺釘安裝孔,鉚接孔)的位置尺寸。(3)插
2017-12-05 0 -
高速PCB設計系列基礎知識65|PCB設計後期處理之ICT設計
本期繼續介紹PCB設計的後期處理方法ICT設計,那麼ICT測試點焊盤的設計與普通過孔或表貼焊盤有什麼區別?ICT添加前期準備1.進入ICT添加設計介面 manufacture/testprep/automatic 就會出現下面介面2.進入
2017-11-24 2 -
高速PCB設計系列基礎知識63|Report檔的內容與修正
本期介紹的是PCB設計輸出的Report檔內容與修正。確認PCB設計滿足五個0:Unplaced component,Missing connect,Dangling line,Connection completion該項為100%,S
2017-11-21 2 -
高速PCB設計系列基礎知識62|通常的Checklist檢查
上期講解了PCB設計中常見DRC及修正方法,本期介紹的是通常的Checklist檢查中包括了哪些方面的內容。1網表的對比對網表比較工具輸出的報告進行確認,保證網表與PCB板一致。最終板導入最新原理圖看viewlog檔,確保沒有其他的改變。
2017-11-02 5 -
高速PCB設計系列基礎知識59|PCB設計後期處理概述
PCB設計佈局佈線完成之後,考慮到後續開發環節的需求,需要做如下後期處理工作:(1)DRC檢查:即設計規則檢查,通過Checklist和Report等檢查手段,重點規避開路、短路類的重大設計缺陷,檢查的同時遵循PCB設計品質控制流程與方法
2017-10-24 0 -
原創|高速PCB設計中,高速信號的處理方法及常規要求
在高速PCB設計中,我們需要掌握高速信號處理的方法和一些常規的要求,下面我們帶大家瞭解一下這些注意事項。一. 差分的設定:差分對的建立有多種方式,這裡簡單的介紹兩種最常用見的兩種設定方法(1)在命令功能表裡建立差分對;( 2) 在約束管理
2017-10-20 5 -
高速PCB設計系列基礎知識58|高速信號關鍵信號的佈線要求
本期講解PCB設計中高速信號關鍵信號的佈線要求。一、時鐘信號佈線要求在數位電路設計中,時鐘信號是一種在高態與低態之間振盪的信號,決定著電路的性能。時鐘電路在數位電路中點有重要地位,同時又是產生電磁輻射的主要來源。時鐘的處理方法也是在PCB
2017-10-19 4 -
高速PCB設計系列基礎知識57|高速信號的通常優化方法
以LVDS信號為例,說明PCB設計中高速信號的通常優化方法:LVDS(Low Voltage Differential Signaling,低電壓差分信號)是一種低擺幅的差分信號技術,它使得信號能在差分PCB線對或平衡電纜上以幾百Mbps
2017-10-17 0 -
高速PCB設計系列基礎知識54|DDR佈線要求及繞等長要求
本期講解的是高速PCB設計中DDR佈線要求及繞等長要求。佈線要求資料信號組:以地平面為參考,給信號回路提供完整的地平面。特徵阻抗控制在50~60 Ω。線寬要求參考實施細則。與其他非DDR信號間距至少隔離20 mil。長度匹配按位元組通道為
2017-09-27 4 -
原創|PCB設計中,主機板各種類型信號的基本走線要求
首先,在PCB設計做圖之前,應對一些重要信號進行Space設置和一些線寬設置,如果沒有Layoutguaid,這就要求我們自已要有這方面的經驗,一般情況下我們要注意以下信號的基本走線規則:1、CPU的走線:在PCB設計中,CPU的走線一般
2017-09-28 3 -
高速PCB設計系列基礎知識55|高速信號PCB設計知識
高速信號目前已經成為PCB設計的主流,以通信產品為代表的電子類產品呈現高速化、高密化的技術發展趨勢,給PCB設計工程師帶來新的技術挑戰。高速信號PCB設計流程當前的電子產品設計,需要更加關注高速信號的設計與實現,PCB設計是高速信號最終得
2017-09-29 1 -
高速PCB設計系列基礎知識52|電源通流與回饋信號的處理
本期講解的是PCB設計中電源通流與回饋信號的處理知識。1、電源通流(1)通常情況下電源的通流以每1mm寬度走線傳輸1A電流來計算(2)銅箔的通流能力與它的厚度有關,在空間不足的情況下增加銅箔的厚度可增加電源的通流能力說明:如0.5Oz可以
2017-09-14 0 -
原創|PCB設計中電源佈局、網口電路、音訊走線應該注意哪些問題
本期乾貨:PCB設計中電源佈局、網口電路、音訊走線應該注意哪些問題呢?一.電源佈局1、電源入口處隨著電流方向電容擺放順序:由大到小2、電源出口處隨著電流方向電容擺放順序:由大到小3、輸出開關腳SW(switch)輸出的是高頻的PWM波,是
2017-09-13 1 -
高速PCB設計系列基礎知識51|特殊信號線的處理
本期講解的是PCB設計中特殊信號線的處理知識。1.時鐘線:特點:時鐘信號傳輸0101……的激勵信號,用來觸發和鎖存資料,位址,控制等信號,應遵循以下設計要求:(1)建議時鐘線應優先內層佈線,無特殊情況,控制表層走線小於500mil。(2)
2017-09-12 4