本期講解的是高速PCB設計中DDR佈線要求及繞等長要求。
佈線要求
資料信號組：以地平面為參考， 給信號回路提供完整的地平面。 特徵阻抗控制在50～60 Ω。 線寬要求參考實施細則。 與其他非DDR信號間距至少隔離20 mil。 長度匹配按位元組通道為單位進行設置， 每位元組通道內資料信號DQ、資料選通DQS和資料遮罩信號DM長度差應控制在±25 mil內(非常重要)， 不同位元組通道的信號長度差應控制在1000 mil內。 與相匹配的DM和DQS串聯匹配電阻RS值為0～33 Ω， 並聯匹配終端電阻RT值為25～68Ω。 如果使用電阻排的方式匹配， 則資料電阻排內不應有其他DDR信號。
位址和命令信號組：保持完整的地和電源平面。
控制信號組：控制信號組的信號最少， 只有時鐘使能和片選兩種信號。 仍需要有一個完整的地平面和電源平面作參考。 串聯匹配電阻RS值為0～33 Ω， 並聯匹配終端電阻RT值為25～68 Ω。 為了防止串擾， 本組內信號同樣也不能和資料信號在同一個電阻排內。
走線方式：對於一驅多的DDR走線方式有菊輪鍊， 星型走線（T型走線）， 下圖是位址線從CPU晶片一驅2個DDR
下圖是從CPU到兩顆DDR位址走線採用星型拓撲， 從晶片到兩顆DDR的位址走線長度一樣。
繞等長要求
先確認以下幾點：
1、DDR的線有沒有布完， 檢查是否有漏線
2、信號線是否有優化好， 間距規則有沒有設並已清完相關DRC
3、DDR佈線是否滿足要求， 如同組走同層， 線寬是否正確
4、繞線時需要注意你所做的部分對周邊佈局佈線是否造成影響
5、是否明確繞線規則， 如幾倍線寬或間距進行繞線與線與線之間的相互約束關係
6、對於中間有串阻的顆粒DDR， 明確前後兩端是否有信號線長度限制要求
7、參考平面是否確認， 注意等長時不要跨參考平面佈線
8、對於DIMM DDR的繞線策略為：先做Address的等長， 再往兩邊擴展做data的等長
9、在組內繞線時一定要找出組內最長的信號線， 並盡可能縮短， 再以其為基準進行繞線
10、繞等長時要確認同組線與線之間的間距要求， 高速的DDR要求3W間距
繞線的方式
一般推薦這種（繞線的一端不對著自身信號）
以下幾種佈線較差不推薦：
以上便是DDR佈線要求及繞等長要求， 下期預告：高速信號PCB設計知識。 請同學們持續關注【快點兒PCB學院】公眾號。