i3/i5/i7的成本差距有多大？在生產線上它們是如何區分的

同代同一大類(面向同一個segment)i7,i5和部分i3出自一個Wafer（晶圓）產線， 它們的成本是一樣的。 不全部生產i7並不是Intel故意搞陰謀， 而是生產工藝使然。 現在的做法實際上是雙贏的方案：消費者和生產者都獲益。 消費者省錢了， 生產者也減少了浪費。 如果都生產i7， 估計價格高到天上去了， 良品率也會極度降低。

同一品類i7,i5和部分i3出自同一個wafer線， 他們最終分叉在封測階段後期， 而這個步驟在圈內叫做binning。 為了讀者知道我在說什麼， 我們先來回顧一下整個CPU製造過程。

前面幾個步驟i7,i5,i3都一樣， 我就簡單貼幾個圖片：

沙子

2. 晶圓製造和切片

3. 光刻膠(Photo Resist)， 溶解光刻膠、蝕刻、離子注入、電鍍、銅層生長

上面步驟完成後就有了我們經常看到的Wafer了：

4. 晶圓測試

5. 分片， 有了die

6. 封裝（Packaging）

到這裡所有的步驟都一樣的， 白牌CPU生產出來了：

下面這個步驟就決定了這個CPU是i7,i5還是部分i3， 他就是binning,他的設備就是這個白盒子：

這個步驟是封測的最後一步， 它通過測量電壓、頻率、散熱、性能、cache等等來為該CPU分類。 最差當然是廢品， 其次有很多個SKU， 遠遠不止i3、i5和i7這麼粗枝大葉。 例如i5還分有很多不同的細類， 大家可以看intel的CPU， i5也有很多種， 對應不同的市場segment。

接下來分揀：

然後就可以上市了：

需要指出的是Intel這麼做並不是什麼市場策略， 而是生產工藝使然。 Wafer在2）和3）步驟中會有不少缺陷產生， 看下面這個圖：

大圓就是晶圓，

小方格就是CPU的Die。 我們可以看到其中的缺陷就像撒芝麻粒， 斑斑點點， 而且越靠近邊角越可能出現， 很多小格都有。 良品率高， 品質控制的好， 芝麻粒就少。

缺陷並不可怕， 只要有手段控制就行了。 CPU內置了很多gate， 封測時發現問題就封閉出現錯誤的部件， core錯誤就關閉core,cache錯誤就關部分cache， 溫度上升快了就出錯就鎖到低頻， 等等。 所以才有了i3,i5,i7和其中的細小sku。

接著我們來舉個例子， 下面是第4代酷睿（Haswell）的die:

我們可以看到它主要分為幾個部分：GPU、4個內核、System Agent(uncore,類似北橋)、cache和記憶體控制器和其他小部件。 譬如我們發現core 3和4有問題， 我們可以直接關閉3和4。 如圖：

這樣就得到了雙core的die， 接下來可能會測試速度， TDP等等。 經過重重測試和篩選， binning就完成了。

最後澄清一些誤解：

i7並不是Xeon共用一個wafer。 只能說Xeon E3/E5/E7的內核部分和core系列設計幾乎一樣， 但核外部分（uncore）卻大不相同， 不可能用一個晶圓。 所以i7/i5/i3也不是Xeon封掉部分功能得到。 同理Atom系列也不是core系列的閹割版即使都是i7也不一定是一個wafer， die大小可能不同。 面向不同的segment的die的內部是不同的， 例如包不包括iris顯卡等等， 這不是binning能夠解決的問題。 奔騰和賽揚不一定是i3的瘦身版， 部分奔騰和賽揚是ATOM產品線的高端版。 i3部分是i5的縮水版， 部分i3（主要部分）是奔騰、賽揚的精選版。 關鍵在於QDF#標明其出身。 E7和E5設計不同， die大小不同， 不適用本條。 但E5和E7本身的Sku在此類這種方法實際上降低了CPU的整體價格， 而不是使大家吃虧。 不僅僅Intel這樣， AMD也這樣做。 不僅僅CPU這樣做， GPU也這樣。 這是晶片廠商的普遍做法。 CPU核心技術在設計和生產的2和3階段， 封測階段雖有技術含量， 但不是核心， 國內就有封測廠。 買了i3別覺得品質差。 在保修期內品質是可以保證的， 我還沒見過被用壞的CPU呢。 CPU往往是過時淘汰掉的。

總的來說看是不是兄弟開蓋一看die的大小就知道了。 但開蓋就不會保修了， 而且大部分有焊錫， 小心開蓋有"獎"， 切忌模仿！切忌模仿！切忌模仿！

想到什麼再補充。 我打算寫一些相關文章， 例如Wafer的大小對成本的影響；為什麼CPU不能做的很大；CPU良品率和Die大小的關係等等。